Результаты поиска по запросу "verilog"
Как реализовать (псевдо) аппаратный генератор случайных чисел
Как вы реализуете аппаратный генератор случайных чисел в HDL (verilog)? Какие варианты нужно рассмотреть? Этот вопрос следует засамостоятельно ответ [https://stackoverflow.com/help/self-answer]формат. Дополнение ответы и обновления приветствуются.
Как реализовать (псевдо) аппаратный генератор случайных чисел
Как вы реализуете аппаратный генератор случайных чисел в HDL (verilog)?Какие варианты нужно рассмотреть?Этот вопрос следует засамостоятельно ответ формат. До...
Что такое `+:` и `-:`?
Я недавно видел этот оператор в коде verilog / systemverilog. logic [15:0] down_vect; logic [0:15] up_vect; down_vect[lsb_base_expr +: width_expr] up_vect [msb_base_expr +: width_expr] down_vect[msb_base_expr -: width_expr] up_vect ...
Verilog баррель Shifter
Я хочу создать 64-битный бочкообразный механизм в verilog (поверните прямо сейчас). Я хочу знать, есть ли способ сделать это без написания заявления о 65 частях дела? Есть ли способ написать простой код, такой как: Y = {S[i - 1:0], S[63:i]};Я ...
Включить модуль в Verilog
Я хочу включить модуль Verilog в другой файл. Как включить его в код и как скомпилировать код для включения файла заголовка? Это как в с?
Как читать текстовый файл построчно в verilog?
У меня есть файл SREC, который является простым текстовым файлом, и я хочу читать его построчно в verilog. Как я могу это сделать?
Как получить квадратный корень для 32-битного ввода только за один такт?
Я хочу разработать синтезируемый модуль в Verilog, который займет всего один цикл при вычислении квадратного корня из заданного ввода 32 бит.
и использовал схему, подобную пирамиде mipmap / image, чтобы убедиться, что число FLOP было низким
могу найти детали алгоритма для целостного распознавания слов? Мне нужно построить простую систему оптического распознавания текста на аппаратном уровне (собственно FPGA), а научные журналы кажутся такими абстрактными? Существуют ли какие-либо ...