Результаты поиска по запросу "system-verilog"

3 ответа

Как прочитать переменную среды в Verilog / System Verilog?

3 ответа

VHDL / Verilog связанные форумы программирования? [закрыто]

1 ответ

Устранение неиспользуемых битов: создание синтезируемых многомерных массивов с различными измерениями

Это дополнительный вопрос отКак я могу итеративно создавать шины параметризованного размера для соединения итеративно созданных ...

ТОП публикаций

2 ответа

Verilog несколько драйверов

Я пытаюсь сделать BCD Counter используя Verilog, который будет подключен к 7-сегментному декодеру. После того, как я его синтезирую, произошла ошибка: Multi-source in Unit <BCDcountmod> on signal <BCD0<3>>; this signal is connected to multiple ...

2 ответа

Последовательное тестирование и утверждение с помощью System-Verilog

У меня есть последовательный вывод модуля Verilog, который я хотел бы протестировать с помощью системы Verilog. Вывод, называемый «SO», будет выводить что-то вроде 8'hC6, учитывая правильный последовательный вход «SI» со значением, скажем, ...

2 ответа

Как использовать стробирование часов в RTL?

3 ответа

Как определить параметризованный мультиплексор с помощью SystemVerilog

Я пытаюсь создать модуль, который переключает х входных пакетов данных в один выходной пакет в соответствии с одним горячим входом. Если бы х было фиксированным значением 4, я бы просто создал оператор case, case (onehot) 4'b0001 : o_data = ...

2 ответа

Последовательное тестирование и утверждение с помощью System-Verilog

2 ответа

Что такое `+:` и `-:`?

я недавно видел этот оператор в коде verilog / systemverilog.I &#39;

1 ответ

Как встроить интерпретатор Systemverilog с помощью DPI-C?