Результаты поиска по запросу "system-verilog"
(Позднее редактирование: упс, исправлена ошибка, связанная с отключением!)
лизую настраиваемый DPRAM, где RAM DEPTH является параметром. Как определить АДРЕС ШИРИНЫ из ГЛУБИНЫ ОЗУ? Я знаю отношение RAM DEPTH = 2 ^ (АДРЕС ШИРИНЫ) т.е. АДРЕСНАЯ ШИРИНА = log (base 2) RAM DEPTH. Как реализовать функцию log (base 2) в ...
размер порта не соответствует размеру соединения
Я должен написать код Alu.v module ALU( src1_i, src2_i, src3_i, src4_i, ctrl_i, result_o, zero_o ); //I/O ports input [32-1:0] src1_i; input [32-1:0] src2_i; input [4-1:0] src3_i;//shmat is 5 bits instruction[10:6] input [15-1:0] src4_i;//ori ...
Последовательное тестирование и утверждение с помощью System-Verilog
У меня есть последовательный вывод модуля Verilog, который я хотел бы протестировать с помощью системы Verilog. Вывод, называемый «SO», будет выводить что-то вроде 8'hC6, учитывая правильный последовательный вход «SI» со значением, скажем, ...
Устранение неиспользуемых битов: создание синтезируемых многомерных массивов с различными измерениями
Это дополнительный вопрос отКак я могу итеративно создавать шины параметризованного размера для соединения итеративно созданных ...
Арифметический сдвиг действует как логический сдвиг, независимо от подписанной переменной
у нас есть регистр, объявленный так:
Использование непрерывного назначения в процедуре Verilog?
Возможно ли и / или полезно ли когда-либо использовать непрерывное назначение в процедуре Verilog? Например, будет ли когда-либо