Wyniki wyszukiwania dla "verilog"
verilog liczba tych w tablicy
Próbuję znać liczbę tych w 4-bitowej liczbie binarnej w Verilog, ale nie dzieje się żadne wyjście. Próbowałem kilku podejść, które moim zdaniem powinny dział...
Jak emulować wyświetlanie $ za pomocą makr Verilog?
Chcę utworzyć makro z wieloma parametrami, takimi jak $ display.Mój kod wygląda tak, ale nie działa.
Jak zdefiniować i zainicjować wektor zawierający tylko te w Verilog?
Jeśli chcę zadeklarować 128-bitowy wektor wszystkich tych, która z tych metod jest zawsze poprawna?
Operator „<<” w Verilog
Mam kod Verilog, w którym znajduje się wiersz w następujący sposób:
Najlepszy sposób na dostęp do uvm_config_db z testbench?
Chcę utworzyć zegar w moim testbench najwyższego poziomu, którego okres można kontrolować za pomocą testu. To, co zrobiłem, to ustawienie okresu na uvm_confi...
Jaka jest różnica między Verilog! i ~?
Skończyło się więc na tym, że błąd, który utrzymywał mnie przez kilka dni, był sekcją kodu, która powinna zostać oceniona na False, która ma wartość True. Mó...
Czy ktoś może mi pomóc utworzyć testbench Verilog?
Czy ktoś może mi pomóc napisać stanowisko testowe lub tylko kod wejściowy dla mojego następującego kodu. Ponieważ nie mam pojęcia, jak napisać stanowisko tes...
Jak mogę odczytać zmienną środowiskową w Verilog / System Verilog?
Jak mogę odczytać zmienną środowiskową w Verilog? (Działa na symulatorze VCS)Próbuję osiągnąć