Wyniki wyszukiwania dla "verilog"
Operator „<<” w Verilog
Mam kod Verilog, w którym znajduje się wiersz w następujący sposób:
Verilog, FPGA, wykorzystanie rejestru jednostkowego
Mam pytanie dotyczące tego, co wydaje mi się dziwne zachowanie kontrolera AGC / SPI, nad którym pracuję. Zostało to zrobione w Verilog, a jego celem jest FPG...
Jak odczytać plik tekstowy wiersz po wierszu w Verilog?
Mam plik SREC, który jest prostym plikiem tekstowym i chcę go odczytać wiersz po wierszu. Jak mogę to zrobić?
verilog liczba tych w tablicy
Próbuję znać liczbę tych w 4-bitowej liczbie binarnej w Verilog, ale nie dzieje się żadne wyjście. Próbowałem kilku podejść, które moim zdaniem powinny dział...
Jak zdefiniować sparametryzowany multiplekser za pomocą SystemVerilog
Próbuję utworzyć moduł, który przełącza x pakiety danych wejściowych na pojedynczy pakiet wyjściowy zgodnie z jednym gorącym wejściem.Jeśli x miałoby stałą w...
Przesunięcie arytmetyczne działa jak przesunięcie logiczne, niezależnie od podpisanej zmiennej
Mam rejestr zadeklarowany jako taki: