Zezwalaj na miejsce w docelowym pliku GCC makefile

Czy istnieje sposób na uzyskanie spacji wewnątrz nazw docelowych podczas pracy z make.exe? Wydaje się to niemożliwe, jeśli ten naprawdę starożytny raport o błędzie jest poprawny:http://savannah.gnu.org/bugs/?712

Dla porównania, dużym problemem jest to, że fragmenty poleceń makefile, takie jak:

"foo bar baz": $(OBJ)
    $(CPP) $(LINKOBJ) -o $(BIN) $(LIBS)

... wydają się być traktowane jako trzy osobne polecenia: jedno do budowania "foo (zwróć uwagę na dołączone"), jedno do budowania paska, a na koniec jedno do budowania baz "(ponownie, włączając"). Dzieje się tak, ponieważ make.exe wydaje się używać spacji jako separatora.

Jednak rozsądne jest założenie, że ktoś może na przykład chcieć zbudować „Hello World.exe”. To nie wydaje się możliwe. Podwójne cudzysłowy nie działają, ani też nie uciekają oddzielne słowa (przeczytałem to gdzieś, nie pamiętam linku):

"foo\\ bar\\ baz": $(OBJ)
    $(CPP) $(LINKOBJ) -o $(BIN) $(LIBS)

Czy jest jakiś inny sposób, aby to naprawić? Oficjalny podręcznik potwierdza tylko tokenize-by-spaces, ale nie zapewnia sposobu na wykorzystanie miejsca do innych celów:http://www.gnu.org/software/make/manual/make.html#Rule-Syntax

Edytować: zgodnie z sugestią próbowałem też pojedynczych ukośników, ale mają one taki sam efekt jak podwójne ukośniki. Składaj skargi, których nie można znaleźć w pierwszym słowie:

mingw32-make.exe: *** No rule to make target `foo', needed by `all'.  Stop.

Plik wykonywalny „foo bar baz.exe” jest jednak prawidłowo utworzony, ale łączenie odbywa się za każdym razem za słowo.

questionAnswers(3)

yourAnswerToTheQuestion