Czy proces odbywa się w trybie VHDL?
Czy możliwe jest wykonanie dwóch lub więcej sekwencji w procesieVHDL
?
Co się stanie, jeśli zdarzy się inne zdarzenie (na liście sygnałów czułości), gdy sekwencyjne wykonanie procesu nie zostanie zakończone?
Czy to możliwe, czy mojeVHDL
model na uwadze, że proces jest całkowicie błędny?