Ist es möglich, zwei oder mehr aufeinanderfolgende Durchläufe für einen Prozess inVHDL?

Was passiert, wenn ein anderes Ereignis (in der Empfindlichkeitssignalliste) eintritt, während die sequentielle Ausführung eines Prozesses nicht abgeschlossen ist?

Ist es möglich oder meineVHDL Modell im Auge für den Prozess ist völlig falsch?