Как использовать стробирование часов в RTL?

Что такое `+:` и `-:`?

Я недавно видел этот оператор в коде verilog / systemverilog. logic [15:0] down_vect; logic [0:15] up_vect; down_vect[lsb_base_expr +: width_expr] up_vect [msb_base_expr +: width_expr] down_vect[msb_base_expr -: width_expr] up_vect ...

Передача параметров в модули Verilog

Я нахожусь в процессе написания некоторых модулей Verilog для дизайна FPGA. Я посмотрел в интернете, чтобы узнать, как лучше всего параметризовать свои модул...

Умножение путем суммирования степенных рядов с отрицательными членами

Как вычислить мультипликатор с плавающей запятой в Verilog? До сих пор я обычно использую shift << 1024, затем число с плавающей точкой становится целы...

как я могу применить фиксированную дробь к целому числу

Я хотел бы умножить на целое с измененной дробью следующим образом(Умножение путем суммирования степенных рядов с отрицательными членами)Я сделал то, что най...

Верилог: «… не константа»

Как объявить и использовать байтовые массивы 1D и 2D в Verilog?

Как я могу создать экземпляр модуля внутри оператора if в verilog?

VHDL / Verilog связанные форумы программирования? [закрыто]

В чем разница между рег и провод в модуле Verilog

В чем разница между рег и проводом? Когда мы должны использовать reg и когда мы должны использовать провод в модуле verilog. Я также иногда замечал, что выво...