Результаты поиска по запросу "system-verilog-assertions"
Последовательное тестирование и утверждение с помощью System-Verilog
У меня есть последовательный вывод модуля Verilog, который я хотел бы протестировать с помощью системы Verilog. Вывод, называемый «SO», будет выводить что-то вроде 8'hC6, учитывая правильный последовательный вход «SI» со значением, скажем, ...