В чем разница между Verilog! и ~?

В итоге получилось, что ошибка, которая не давала мне покоя несколько дней, была частью кода, которая должна была быть оценена как False, а оценка - True. Мо...

Как я могу читать двоичные данные в VHDL / modelsim без использования специальных двоичных форматов

Немного предыстории:Я пишу тестовый стенд VHDL для локальных сетей MAC. Тестовый стенд состоит из пакета и объединенного файла сущности + архитектуры. Я хочу...

Есть ли способ переключения имен листьев в ModelSim через API TCL?

Я ищу способ переключения имен листьев сетей в представлении ModelSim, в режиме графического интерфейса. Другими словами, эквивалент нажатия кнопки «Переключ...

Есть ли способ использовать один испытательный стенд для разных симуляторов, если оба симулятора нуждаются в использовании своих собственных пакетов?

Ошибка ModelSim-Altera

Я использую Ubuntu Linux 14.04 LTS с веб-изданием Altera Quartus 15.0, и мне трудно смоделировать мой дизайн из-за ошибок лицензирования. Я разрабатываю LCD_...

В чем разница между Verilog! и ~?

В итоге получилось, что ошибка, которая не давала мне покоя несколько дней, была частью кода, которая должна была быть оценена как False, а оценка - True. Мой начальный код был примерно таким: if(~x && ~y) begin //do stuff endт.е. если x НЕ ...

Как я могу читать двоичные данные в VHDL / modelsim без использования специальных двоичных форматов

Немного предыстории:Я пишу тестовый стенд VHDL для локальных сетей MAC. Тестовый стенд состоит из пакета и объединенного файла сущности + архитектуры. Я хочу прочитать кадры Ethernet, которые тестовый стенд отправит на MAC из двоичного файла, ...

VHDL: невозможно прочитать состояние вывода

Я пытаюсь скомпилировать в ModelSim 10.0, и я получаю сообщение об ошибке: «Не могу прочитать состояние вывода».Вот фрагмент кода. Было бы замечательно, если...