Как преобразовать 8 бит в 16 бит в VHDL?

У меня есть входной сигнал от АЦП 8 бит (

Непрерывное назначение, казалось бы, не работает

Я работаю на КИХ-фильтре, в частности, на линии задержки.

Путаница между программами поведения и модели потока данных в VHDL

м по учебнику "VHDL: программирование на примере " Дуглас Л Перри, четвертое издание. Он привел пример модели программирования Dataflow на странице...

Является ли (одновременное) распределение сигналов внутри оператора процесса последовательным или параллельным?

Из того, что я понимаю, все утверждения внутри ПРОЦЕССА выполняются последовательно. Итак, что происходит с одновременным назначением сигнала (<знак равно...

Компиляция * .vhdl в библиотеку с использованием Altera Quartus II

Я пытаюсь использоватьПлавающая точка и пакет с фиксированной точкой как часть моей конструкции фильтра в VHDL. Я использую Altera Quartus II в качестве сред...

Делаем часы делителя

изменить сигнал внутри процесса с помощью оператора if - VHDL

Ошибка (10028): не удается разрешить несколько постоянных драйверов для сети… ОШИБКА VHDL

Verilog / VHDL - Как избежать сброса регистров данных в одном блоке всегда?

Синтез VHDL - FF / значение константы защелки

Я пытаюсь синтезировать модуль VHDL, который я написал. Код ниже: library IEEE; use IEEE.STD_LOGIC_1164.ALL; -- Uncomment the following library declaration if using -- arithmetic functions with Signed or Unsigned values ...