Verilog mehrere Treiber

Ich versuche, einen BCD-Zähler mit Verilog zu erstellen, der an einen 7-Segment-Decoder angeschlossen wird.Nachdem ich es synthetisiert habe, ist der Fehler ...

Verilog, FPGA, Verwendung eines einheitlichen Registers

Beispiel "Ausführen von ARM TrustZone Secure / Normal world" auf dem ZedBoard

Weiß jemand, wie man das Beispiel von TrustZone implementiert, das "Secure World" und "Normal World" ausführt, die auf der ARM-Dokumentat...

Cache in DRAM leeren

Ich verwende eine Xilinx Zynq-Plattform mit einem Speicherbereich, der von der programmierbaren Hardware und dem ARM-Prozessor gemeinsam genutzt wird.Ich hab...

So initialisieren Sie den Inhalt des abgeleiteten Block-RAM (BRAM) in Verilog

Ich habe Probleme beim Initialisieren des Inhalts eines abgeleiteten Arbeitsspeichers in Verilog. Der Code für den Widder lautet wie folgt: module ram( input clock, // System clock input we, // When high RAM sets data in input lines to given ...

VHDL-Synthese - FF / Latch-Konstantenwert

Ich versuche, ein vhdl-Modul zu synthetisieren, das ich geschrieben habe.Der Code ist unten: