Предполагая, что у меня есть регистрreg [15:0] my_reg, который содержит 16-битныйподписанный образец:

Как преобразовать образец из подписанного в неподписанное? я прочиталэта статья в Википедиии знаю о 2-битном дополнении для чисел со знаком, но как мне эффективно выполнить это преобразование в Verilog? (Я не знаю, еслиmy_reg положительный или отрицательный, и он меняется в каждом такте = я получаю новую выборку на каждом положительном фронте такта).

Конечная цель (добавить немного контекста) - реализовать встроенную автоматическую регулировку усиления (AGC) цифровой ПЛИС.

РЕДАКТИРОВАТЬ: как предложено, я разделил два вопроса в двух разных постах. См другойВот