Результаты поиска по запросу "cpu-architecture"
Инструкции по переупорядочению процессора x86?
аюсь понять, что именно является барьером памяти. На основании того, что я знаю до сих пор, барьер памяти (например:
Поэтому необходимо пойти на компромисс: Intel выбрала 64 байта на строку (и получает 2 строки), остальные выбрали 32 байта на строку.
вая размер кэша с постоянной емкостью и ассоциативностью, для данного кода, чтобы определить среднее значение элементов массива, предпочтителен ли кэш с большим размером блока? [из комментариев] Изучите приведенный ниже код, чтобы вычислить ...
Так что будьте первым, кто войдет в защищенный режим.
инство современных операционных систем работают в защищенном режиме. Теперь пользовательские программы могут вводить «кольцо 0», непосредственно устанавливая соответствующие биты в некоторых управляющих регистрах. Или это должно пройти какой-то ...
Я не ожидаю, что какой-либо основной процессор будет использовать его в течение десятилетий.
роисходит, когда вы используете префикс переопределения памяти, но все операнды являются регистрами? Итак, допустим, вы кодmov eax, ebx или жеadd eax, ebxи значение по умолчанию 32-битное, но вы используете переопределение 67h. Как процессор ...
stackoverflow.com/questions/43343231/...
вопросконкретнонацелена на современные архитектуры когерентного кэша x86-64 - я ценю ответ может быть другим на других процессорах. Если я записываю в память, протокол MESI требует, чтобы строка кэша сначала читалась в кэш, а затем изменялась в ...
Обратите внимание, что элемент 4: «Эксплойт должен успешно влиять на эту косвенную ветвь, чтобы спекулятивно ошибочно прогнозировать и выполнять гаджет. Этот гаджет, выбранный эксплойтом, пропускает секретные данные через побочный канал, как правило, из-за тайминга».
редотвращения раскрытия памяти ядра или кросс-процесса (привидение [https://spectreattack.com/spectre.pdf]атака),$3привидение4$ [https://lkml.org/lkml/2018/1/3/780], -mindirect-branch=thunk-extern представилgcc выполнять косвенные вызовы через ...
Да, L1D кэши взаимодействуют друг с другом (через L3 в процессорах Intel), используя MESI. Смотрите мой ответ для более подробной информации.
те предположим, что 2 ядра пытаются записать разные значения в один и тот же адрес ОЗУ (1 байт), в один и тот же момент времени (плюс-минус эта) и без использования каких-либо взаимосвязанных инструкций или барьеров памяти. Что происходит в этом ...
Спасибо за ссылку. То есть вы имеете в виду, что строка должна быть уже в кеше L1D? Кроме того, я полагаю, что при пропадании кэша существует 2 сценария: 1. страница отображается в TLB 2. страница не отображается, поэтому отсутствует TLB. В любом случае TLB в конечном итоге находит pte и, предполагая, что нам не разрешен доступ к нему, информирует ядро, которое отмечает инструкцию для исключения. Я путаюсь, действительно ли данные вообще заносятся в кеш в любом случае, и если да, кто отправляет запрос в память, MMU или контроллер кеша?
читал страницу википедии овнеочередное исполнение [https://en.wikipedia.org/wiki/Out-of-order_execution]а такжеумозрительная выговор [https://en.wikipedia.org/wiki/Speculative_execution]. Что я не могу понять, хотя это сходства и различия. Мне ...
Многие алгоритмы в графике и криптографии используют ротацию, и их включение в процессоры позволяет писать очень быстрые алгоритмы в сборке.
гда задавался вопросом, какова цель инструкций поворота, которые есть у некоторых процессоров (ROL, RCL на x86, например). Какое программное обеспечение использует эти инструкции? Сначала я подумал, что они могут быть использованы для шифрования ...