Por que {a ^ nb ^ n | n> = 0} não é regular?

Em um curso de CS que estou cursando, há um exemplo de um idioma que não é regular: {a^nb^n | n >= 0}Entendo que não é regular, pois não é possível gravar nenhum autômato / máquina de estado finito que valida e aceita essa entrada, pois ...

VHDL - FSM não inicia (APENAS na simulação de tempo)

Estou trabalhando para minha tese de mestrado e sou bastante novo em VHDL, mas ainda tenho que implementar algumas coisas complexas. Essa é uma das estruturas mais fáceis que tive que escrever e ainda estou encontrando alguns problemas. É um FSM ...

Máquina de estados finitos e sinalização inter-FSM

O que significa 1, 2 ou 3 processos para um FSM em VHDL?

Parece que há bastante debate sobre como codificar FSMs (máquinas de estados finitos) em VHDL. As pessoas falam sobre FSMs de 1 processo, 2 processos ou 3 processos como se todos soubessem exatamente o que isso significa e o que cada processo ...

Verilog, FPGA, uso de um registro unitializado

Eu tenho uma pergunta sobre o que me parece estranho comportamento de um controlador AGC / SPI estou trabalhando. É feito em Verilog, visando um FPGA Xilinx ...

Convertendo expressão regular em máquina de estados finitos

Você teria uma sugestão no algoritmo para converter qualquer expressão regular em uma máquina de estados finitos? Por exemplo, um algoritmo que analisa um re...

Java enum-based state machine (FSM): transmitindo eventos

Estou usando várias máquinas de estado baseadas em enum no meu aplicativo Android. Embora funcionem muito bem, o que estou procurando é uma sugestão de como receber eventos com elegância, normalmente de retornos de chamada registrados ou de ...

RE -> gerador FSM? [fechadas]

Dada uma expressão regular, estou procurando um pacote que gere dinamicamente o código para uma máquina de estados finitos que implementa o ER. C / C ++ e Python preferem, mas outras linguagens também são interessantes.

O C # inclui máquinas de estados finitas?

Eu li recentemente sobre o

VHDL: botão debounce dentro de uma máquina de estado Mealy

Oi, eu estou tentando implementar uma máquina mealy usando VHDL, mas vou precisar rebater o botão pressionar. Meu problema é que não tenho certeza de onde devo implementar a devolução. Meu trabalho atual é assim: process(clk) begin if(clk' event ...