Estudo sobre arquitetura de computadores no Manual da Intel. O que eu entendo é que as instruções que fornecemos são endereços lógicos que consistem em um seletor de segmentos e um deslocamento. É basicamenteCS register<<4 + offset. OSegment Selector mapeia para o GDT ou LDT conforme indicado noTI bit do seletor de segmentos. O GDT consiste emSegment Descriptors que temBASE, LIMIT eRPL e a saída é o endereço base. Estebase address + offset fornece ological address.

Quais são as regras que decidem qual segmento é registrado SS, DS etc.) se aplica a diferentes operações de memória? por exemplo. o que determina qual segmento é usado paramov eax, [edi]?