¿Por qué el "Procedimiento de llamada estándar para la arquitectura ARM" (AAPCS) requiere que el SP esté alineado con 8 bytes?
Como este es un tema recurrente, estoy haciendo una pregunta al respecto.
De acuerdo aAAPCS:
5.2.1.1 Restricciones de pila universal
SP mod 4 = 0. La pila debe estar siempre alineada a un límite de palabra5.2.1.2 Restricciones de pila en una interfaz pública
SP mod 8 = 0. La pila debe estar alineada con dos palabras.¿Cuál es el racional detrás de la alineación de 8 bytes?