Venho executando alguns testes de referência em alguns algoritmos e analisando seu uso e eficiência de memória (acessos e falhas L1 / L2 / TLB), e alguns dos resultados são bastante intrigantes para mi

Considerando uma hierarquia de cache inclusiva (caches L1 e L2), o número de O cache L1 falha coincidem com o número de Acessos ao cache L2? Uma das explicações que encontro estaria relacionada ao TLB: quando um endereço virtual não é mapeado no TLB, o sistema ignora automaticamente as pesquisas em alguns níveis de cache. Isso parece legítimo?