Resultados da pesquisa a pedido "cpu-cache"
Como os caches da CPU L1, L2, L3 podem ser desativados nos modernos chips x86 / amd64?
Toda CPU moderna de alto desempenho da arquitetura x86 / x86_64 possui alguma hierarquia de caches de dados: L1, L2 e, às vezes, L3 (e L4 em casos muito raros), e os dados carregados da / para a RAM principal são armazenados em cache em alguns ...
or que a ordem dos loops afeta o desempenho ao iterar em uma matriz 2
Abaixo estão dois programas quase idênticos, exceto que eu mudei oi ej variáveis ao redor. Ambos correm em diferentes quantidades de tempo. Alguém poderia explicar por que isso acontece? Versão #include <stdio.h> #include <stdlib.h> main () { ...
Quando as falhas de L1 são muito diferentes dos acessos de L2 ... relacionadas ao TLB?
Venho executando alguns testes de referência em alguns algoritmos e analisando seu uso e eficiência de memória (acessos e falhas L1 / L2 / TLB), e alguns dos resultados são bastante intrigantes para mi Considerando uma hierarquia de cache ...
Por que a velocidade do memcpy () diminui drasticamente a cada 4KB?
Eu testei a velocidade dememcpy() percebendo que a velocidade cai drasticamente em i * 4KB. O resultado é o seguinte: o eixo Y é a velocidade (MB / segundo) e o eixo X é o tamanho do buffer paramemcpy(), aumentando de 1 KB para 2 MB. ...
Como você genericamente detectaria a associatividade da linha de cache a partir do código do modo de usuário?
Estou montando um pequeno patch paraa ferramenta cachegrind / callgrind no valgrind que detectará automaticamente, usando código completamente genérico, inst...
aumentar o acesso à memória de cache spsc_queue do lockfree
Eu preciso estar extremamente preocupado com a velocidade / latência no meu atual projeto multiencadeado. O acesso ao cache é algo que estou tentando entender melhor. E não estou claro como as filas sem bloqueio (como o boost :: lockfree :: ...
Interconexão entre L2 e L3 por núcleo no Core i7
O Intel Core i7 tem cache L1 e L2 por núcleo e um grande cache L3 compartilhado. Eu preciso saber que tipo de interconexão conecta os múltiplos L2s ao único ...
Maneira fácil de armazenar em cache para coletar resultados de vários threads
ConsiderarN threads fazendo algumas tarefas assíncronas com pequeno valor de resultado comodouble ouint64_t. Então sobre8 valores de resultado podem caber em uma única linha de cache da CPU.N é igual ao número de núcleos da CPU. Por um lado, se ...
WBINVD instrução uso
Estou tentando usar a instrução WBINV no linux para limpar o cache L1 do processado O programa a seguir é compilado, mas produz uma falha de segmentação quando tento executá-l int main() {asm ("wbinvd"); return 1;} Estou usando o gcc 4.4.3 ...
Escreva um programa para obter os tamanhos e níveis do cache da CPU
Eu quero escrever um programa para obter o tamanho do meu cache (L1, L2, L3). Eu conheço a ideia geral disso.Alocar uma grande matrizAcesse parte dele de tam...