Результаты поиска по запросу "x86"
более эффективен в SKL, но в конечном итоге все изменилось. Я предполагал, что ранние уархи были более эффективными, но, возможно, нет.
ался найти в Google мой вопрос, но, честно говоря, не знаю, как кратко сформулировать вопрос. Предположим, у меня есть два потока в многоядерной системе Intel. Эти потоки работают на том же узле NUMA. Предположим, что поток 1 записывает в X один ...
@BeeOnRope: они всегда имеют непосредственную ширину с регистром (кроме rax). Вот почему последние правки об этом говорят «al / ax / eax / rax, imm8 / 16/32/32». Может быть, я должен добавить «соответственно» к этим уже загроможденным предложениям.
Haswell и более ранних версиях обычно составляет 2 мопа с задержкой в 2 цикла, поскольку у мопов Intel традиционно может быть только 2 входа ( https://agner.org/optimize/ [https://agner.org/optimize/]). Broadwell / Skylake и более поздние ...
http://www.cs.cmu.edu/~scandal/cacm/node9.html
олняю вычисление трафарета на матрице, которую я ранее прочитал из файла. Я использую два разных вида матриц (тип NonZero и тип Zero). Оба типа имеют общее значение границ (обычно 1000), в то время как остальные элементы равны 0 для нулевого типа ...
Это единственный C # кусок программного обеспечения, который содержит LibDasm, полностью перенесенный на C # .NET
твуют ли библиотеки, которые можно вызывать из .NET, где я могу передать двоичные данные и разобрать их на ассемблерный код x86?
@PeterCordes TAGE использует (частичные) теги, а BTB часто (частично) помечают (для обеспечения ассоциативности). В случае пропуска BTB может возникнуть подозрение на то, что ответвление выполнено (статический прогноз может быть сделан в то же время, когда целевой адрес будет доступен). Кстати, теплые ветви могут быть достаточно частыми как класс и индивидуально достаточно статически смещенными, чтобы сделать статическое предсказание полезным. (Процессор SPEC известен своими небольшими размерами веток; даже в gcc может быть не так много активных веток, как в некотором общем коде. Тесты руководствуются продуктами.)
тЯ знаю, что Intel внедрила несколько статических механизмов прогнозирования ветвлений в эти годы: [https://groups.google.com/forum/#!topic/mechanical-sympathy/pMN6TbXwOUc]80486 возраст: всегда не принимается Pentium4 возраст: назад взяты / ...
Вы правы, я думал о реальном режиме.
елает следующая инструкция ассемблера x86? call dword ptr ds:[00923030h]Я подозреваю, что это косвенный вызов, но как именно он вычисляет адрес для вызова?
на процессорах AMD.
ледних документах Intel ISAlfence инструкция была определена каксериализация потока команд (предотвращение неправильного исполнения через него). В частности, описание [http://felixcloutier.com/x86/LFENCE.html]Инструкция включает в себя эту ...
Вопрос не в том, почему функция порядка байтов - вещь, а в том, почему Intel выбрала порядок с прямым порядком байтов вместо более распространенного (?) В то время периода с прямым порядком байтов.
ный вопрос, который я задавал себе в последнее время, заключается в том, какой выбор дизайна привел к тому, что x86 является архитектурой с прямым порядком байтов вместо архитектуры с прямым порядком байтов?
например.
вая х86 спостоянный TSC [https://stackoverflow.com/a/51907627/149138], который полезен для измерения в реальном времени, как можно конвертировать между «единицами» эталонных циклов TSC и обычными человеческими единицами реального времени, такими ...
ошибка A2070: недопустимые операнды инструкции
ошибка в AfterLoop skope в строке "mov [esi], [edi]". как я могу решить эту проблему? ; Функция для удаления узла (headptr, nodeToremove) removeNode proc headPtr = 8 nodeToRemove = headPtr + 4 push ebp mov ebp, esp push esi push edi push ebx mov ...