Результаты поиска по запросу "cortex-m"
Время выполнения цикла инструкций процессора
Я думаю, что__no_operation() Внутренняя инструкция (ARM) должна выполняться 1 / (168 МГц) при условии, что каждаяNOP выполняется за один такт, который я хотел бы проверить с помощью документации. Существует ли стандартное место для информации о ...
Как создать машину QEMU ARM с пользовательскими периферийными устройствами и картами памяти?
Я пишу код для процессора Cortex-M3 и выполняю модульное тестирование, используя
Нераспределенный доступ вызывает ошибку на ARM Cortex-M4
У меня есть объект, адрес которого не выровнен по 4 байта. Это вызывает ошибку HardFault в процессоре при наличии инструкции STR, сохраняющей 2 регистра.Это ...
@R .. Нет, цель эффективного типа хорошо объяснена в обосновании. Никогда не предполагалось, что, например, int * и double * могут иметь псевдоним. Точка, в которой этим стали злоупотреблять, заключалась в том, что такие вещи, как uint16_t *, не могли использовать псевдоним uint32_t * и т. Д., Эффективно превращая все виды аппаратного программирования с gcc в особую угрозу безопасности. В результате мы видим, что встроенные системы, написанные на gcc, разрушаются каждый день, потому что обычный программист на Си даже не знает о строгом псевдониме и эффективном типе. Так было с тех пор, как Cortex M стал мейнстримом.
сматриваю сборку, сгенерированную GCC для ARM Cortex M4, и заметил, чтоatomic_compare_exchange_weak получает дваDMB инструкции, вставленные вокруг условия (собранные с помощью GCC 4.9 с использованием-std=gnu11 -O2): // if ...
это текущее местоположение, поэтому он говорит. Размер x это разница между здесь и меткой
опрос о каком-то популярном, но недостаточно документированном коде, который я нашел в файлах запуска ARM CORTEX M, таких какэтот STM32 [https://github.com/tmdarwen/STM32/blob/master/STM32F411/ArmCortexM4Analysis/startup.s] . «Шаблон» ...
@ Лундин согласен, но. Можете ли вы назвать меня 3 профессиональных Misrac Libs?
дующем коде из core_cm4.h почему происходит двойное приведение
Нераспределенный доступ вызывает ошибку на ARM Cortex-M4
У меня есть объект, адрес которого не выровнен по 4 байта. Это вызывает ошибку HardFault в процессоре при наличии инструкции STR, сохраняющей 2 регистра. Это сгенерированный код: 00000000 <_ZN8BaseAreaC1EPcmm>: 0: b510 push {r4, lr} 2: 4604 mov ...