Resultados de la búsqueda a petición "cortex-m"
El acceso no alineado causa un error en ARM Cortex-M4
Tengo un objeto que tiene una dirección que no está alineada con 4 bytes. Esto causa un error HardFault en la CPU cuando hay una instrucción STR que guarda 2...
as instrucciones de DMB se pueden omitir de forma segura en ARM Cortex M4
stoy revisando el ensamblaje generado por GCC para un ARM Cortex M4, y noté queatomic_compare_exchange_weak obtiene dosDMB instrucciones insertadas alrededor de la condición (compiladas con GCC 4.9 usando-std=gnu11 -O2): // if ...
Tiempo de ejecución del ciclo de instrucción del procesador
Mi conjetura es que la
¿Cómo crear una máquina QEMU ARM con periféricos personalizados y mapas de memoria?
Estoy escribiendo un código para la CPU Cortex-M3 y estoy realizando pruebas unitarias utilizandoqemu-arm binario. Por ahora todo funciona bien. Pero me pregunto si puedo probar todo el sistema usandoqemu-system-arm? Quiero decir, quiero escribir ...
¿Qué hace el patrón de código como .size X, .- X do?
Mi pregunta es sobre algún código popular pero no bien documentado que encontré en los archivos de inicio de ARM CORTEX M comoesta STM32 [https://github.com/tmdarwen/STM32/blob/master/STM32F411/ArmCortexM4Analysis/startup.s] . El 'patrón' ...
En core_cm4.h ¿por qué hay una transmisión como ((uint32_t) (int32_t) IRQn)?
En el siguiente código de core_cm4.h, ¿por qué hay una doble conversión?((uint32_t)(int32_t)IRQn)? Por ejemplo en la siguiente función: __STATIC_INLINE void NVIC_EnableIRQ(IRQn_Type IRQn) { NVIC->ISER[(((uint32_t)(int32_t)IRQn) >> 5UL)] = ...