Resultados da pesquisa a pedido "cpu-cache"
Taxa de falta de cache da matriz
Eu estou tentando descobrir como calcular a taxa de falta de uma matriz. Eu tenho a resposta, mas não estou entendendo como a resposta chegou. Eu tenho o seg...
Interconexão entre L2 e L3 por núcleo no Core i7
O Intel Core i7 tem cache L1 e L2 por núcleo e um grande cache L3 compartilhado. Eu preciso saber que tipo de interconexão conecta os múltiplos L2s ao único ...
aumentar o acesso à memória de cache spsc_queue do lockfree
Eu preciso estar extremamente preocupado com a velocidade / latência no meu atual projeto multiencadeado. O acesso ao cache é algo que estou tentando entender melhor. E não estou claro como as filas sem bloqueio (como o boost :: lockfree :: ...
A CPU x86_64 usa as mesmas linhas de cache para se comunicar entre 2 processos via memória compartilhada?
Como se sabe, todos os níveis do cache L1 / L2 / L3 no x86_64 moderno são virtualmente indexado, fisicamente marcado [http://www.realworldtech.com/sandy-bridge/7/]. E todos os núcleos se comunicam por meio do cache de último nível - cache-L3 ...
Como os caches da CPU L1, L2, L3 podem ser desativados nos modernos chips x86 / amd64?
Toda CPU moderna de alto desempenho da arquitetura x86 / x86_64 possui alguma hierarquia de caches de dados: L1, L2 e, às vezes, L3 (e L4 em casos muito raros), e os dados carregados da / para a RAM principal são armazenados em cache em alguns ...
Qual é a diferença de lógica e desempenho entre LOCK XCHG e MOV + MFENCE? [duplicado
Esta pergunta já tem uma resposta aqui: Carrega e armazena as únicas instruções que são reordenadas? [/questions/50494658/are-loads-and-stores-the-only-instructions-that-gets-reordered] 2 respostasQual é a melhor barreira de gravação no x86: ...
como ler a taxa de acertos / erros do cache L2 no Android (ARM)?
Eu encontrei uma maneira de ler o cache L1 (dados e instruções) usandohttp: //infocenter.arm.com/help/index.jsp? topic = / com.arm.doc.faqs / ka4237.html [http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.faqs/ka4237.html]. Também quero ...
Comportamento / política do cache da CPU para mapeamentos de memória com backup de arquivos?
Alguém sabe que tipo de comportamento ou política de cache da CPU (por exemplo, combinação de gravação inseparável) é atribuído à memória mapeadaarquivo apoi...
Como um cache LRU é implementado em uma CPU?
Estou estudando para uma entrevista e quero atualizar minha memória no cache. Se uma CPU possui um cache com uma política de substituição de LRU, como isso é realmente implementado no chip? Cada linha de cache armazenaria uma marca de data e ...