Wyniki wyszukiwania dla "verilog"

Jeśli chcę zadeklarować 128-bitowy wektor wszystkich tych, która z tych metod jest zawsze poprawna?

Dołącz moduł w Verilog

Chcę dołączyć moduł verilog do innego pliku. W jaki sposób mogę dołączyć go do kodu i jak skompilować kod tak, aby zawierał plik nagłówkowy? Czy to jest jak w?

dataflow hdl

2 odpowiedź

verilog liczba tych w tablicy

Próbuję znać liczbę tych w 4-bitowej liczbie binarnej w Verilog, ale nie dzieje się żadne wyjście. Próbowałem kilku podejść, które moim zdaniem powinny dział...

system-verilog uvm

2 odpowiedź

Najlepszy sposób na dostęp do uvm_config_db z testbench?

Chcę utworzyć zegar w moim testbench najwyższego poziomu, którego okres można kontrolować za pomocą testu. To, co zrobiłem, to ustawienie okresu na uvm_confi...

system-verilog

3 odpowiedź

Jak zdefiniować sparametryzowany multiplekser za pomocą SystemVerilog

Próbuję utworzyć moduł, który przełącza x pakiety danych wejściowych na pojedynczy pakiet wyjściowy zgodnie z jednym gorącym wejściem.Jeśli x miałoby stałą w...

system-verilog

2 odpowiedź

Verilog: Jak utworzyć instancję modułu

Jeśli mam moduł „górny” modułu Verilog i „podskładnik” modułu Verilog, w jaki sposób mogę utworzyć instancję podkomponentu na górze?Top:

mips cpu system-verilog

1 odpowiedź

rozmiar portu nie pasuje do rozmiaru połączenia

Napisałem kodAlu.v

input

2 odpowiedź

Czy ktoś może mi pomóc utworzyć testbench Verilog?

Czy ktoś może mi pomóc napisać stanowisko testowe lub tylko kod wejściowy dla mojego następującego kodu. Ponieważ nie mam pojęcia, jak napisać stanowisko tes...

system-verilog

1 odpowiedź