¿Qué significa variable en verilog?
Me pregunto queassign hd_trs_detected = |hd_trs_match;
significa en verilog. Estoy principalmente interesado en el|hd_trs_match
parte. Yo se que | significa OR inteligente, pero no estoy seguro de cómo interpretarlo sin un valor antes de|
. ¿Es un '1' o '0' entendido? Si es un '0', ¿cuál sería la ventaja de usar|hd_trs_match
vs. solohd_trs_match
comohd_trs_detected
siempre sería lo que seahd_trs_match is
? O podría ser una operación un poco sabia de sí misma.