Ich frage mich, wasassign hd_trs_detected = |hd_trs_match; bedeutet im Verilog. Ich interessiere mich hauptsächlich für das|hd_trs_match Teil. Ich weiß das bedeutet bitweises ODER, aber nicht sicher, wie es ohne einen Wert vor dem @ zu interpretieren i|. Ist es eine verstandene '1' oder '0'? Wenn es eine '0' ist, was wäre der Vorteil der Verwendung von|hd_trs_match vs. nurhd_trs_match wiehd_trs_detected wäre immer was auch immerhd_trs_match is? Oder könnte es eine etwas kluge Operation von selbst sein.