ContributePreguntasPublicacionesEtiquetas
VIKEnut'
Iniciar sesiónRegistrarse

Es

РусскийDeutschPortuguês

Tema oscuro

Escribir
Iniciar sesiónRegistrarse

Tema oscuro

Es

РусскийDeutschPortuguês

¡Eres muy activo! ¡Es genial!

Regístrese para continuar usando todas las funciones de Techfeed

Registrarse

¿Ya estás registrado?SignInAction

Etiquetas Populares

apache-hiveuwp-xamlicafepreference-v7google-cloud-source-reposresource-loadingpolynomial-approximationsmysql-5.7apple-watch-complicationcalmmdirectinputdijit.formtimbreueficom-interfacemember-hidingpackageinstallerdbix-classcomputationlogin-control

Preguntas relacionadas

5

Afirmar declaración en Verilog

3

Cómo inicializar contenidos de RAM de bloque inferido (BRAM) en Verilog

6

Verilog genera / genvar en un bloque siempre

2

Verilog, FPGA, uso de un registro unificado.

3

¿Cómo emular $ display usando Verilog Macros?

May 20, 2015, 06:07 PM
 
verilog

¿Cómo puedo instanciar un módulo dentro de una instrucción if en verilog?

if (btn[0] == 1)
    begin
        operaciones op(A,B,numop,C);
        display disp(C,led);
    end

Necesito crear una instancia dentro de esto si, ¿cómo puedo hacer eso?

Respuestas a la pregunta(2)

Su respuesta a la pregunta

Preguntas populares

0 la respuesta

¿Cuán grande puede ser una identificación en postgresql?

0 la respuesta

Cómo hacer eco de script en php

0 la respuesta

Transformar animaciones transformadas en GroupTransform

0 la respuesta

Cómo imprimir el nombre de la macro en c o c ++

0 la respuesta

Aplicación no actualizada para los probadores alfa en Google Play

© 2020. Todos los derechos reservados
Hecho con amor 

Es

РусскийDeutschPortuguês