Результаты поиска по запросу "x86-64"
встроенные функции?
аюсь вычислитьнемного паритет большого количества uint64. Под битовой четностью я подразумеваю функцию, которая принимает uint64 и выдает 0, если число устан...
И все, что предполагает, что код может быть записан через сегмент данных.
ьные статические объекты в C ++ инициализируются один раз, в первый раз, когда они необходимы (что актуально, если инициализация имеет побочный эффект):
Оптимизация производительности сборки x86-64 - выравнивание и прогноз ветвления
В настоящее время я пишу высокооптимизированные версии некоторых строковых функций стандартной библиотеки C99, таких какstrlen(), memset()и т. д. с использованием сборки x86-64 с инструкциями SSE-2. До сих пор мне удавалось добиться отличных ...
Есть несколько хороших вещей о том, как проектирование 8086 для простого переноса исходного кода из 8080 asm повлияло на дизайн набора регистров.
32-битных регистров начинаются с E, а 64-битные начинаются с R. Что означают E и R? Есть ли причина для выбора этих алфавитов?Кроме того, в 64-битных регистр...
docs.microsoft.com/en-us/windows-hardware/drivers/kernel/...
тоящее время я изучаю программирование на процессоре Intel x86.Может кто-нибудь объяснить мне, в чем разница между MMX и XMM регистром? Я очень смущен с точк...
Я думаю, что слышал о каком-то неприятном ассемблере x86, имеющем размер операнда по умолчанию. Может, тот, который встроен в emu8086?
использовать директивы размера в x86, кажется немного двусмысленным.Это руководство по сборке x86 говорит следующее:В общем, предполагаемый размер элемента д...
@PeterCordes Хороший вопрос, я отредактировал ответ, чтобы указать, какие хранилища / загрузки гарантированно будут атомарными.
(и в нескольких SO) я вижу, что C ++ не поддерживает что-то вроде без блокировки [http://en.cppreference.com/w/cpp/atomic/atomic_is_lock_free]и еще не может поддерживать что-то вроде атомарного вектора AVX / SSE, потому что он зависит ...
Ответы только для P4!)
ге Барри Б. Брея "INTEL MICROPROCESSORS" написано, что MOV AH, 1не разрешен в 64-битном режиме, но разрешен в 32-битном или 16-битном режиме. ЕслиMOV AL, 1 может быть разрешен в 64-битном режиме, в чем проблемаMOV AH, 1 ?
что кэш UOP был расширен до 64-байтовых блоков в Skylake (клиент). Если это правда, это делает выравнивание цикла менее осуществимым: необходимое количество nops очень велико.
трите на этот код: one.cpp: bool test(int a, int b, int c, int d); int main() { volatile int va = 1; volatile int vb = 2; volatile int vc = 3; volatile int vd = 4; int a = va; int b = vb; int c = vc; int d = vd; int s = 0; __asm__("nop"); ...