FMA3 в GCC: как включить

Стопочный буфер предсказания адреса возврата против сохраненного в стеке адреса возврата?

Читал «Микроархитектуру процессоров Intel, AMD и VIA» Агнера Фога, а на странице 34 он описывает «предсказание обратного адреса»:http://www.agner.org/optimiz...

Как процессор делает запрос данных через TLB и кэши?

Я наблюдаю последние несколько микроархитектур Intel (Nehalem / SB / IB и Haswell). Я пытаюсь понять, что происходит (на довольно упрощенном уровне), когда д...

Как я могу создать проект в Eclipse-nsight, который использует Intel C ++ и CUDA C ++?

Есть ли более эффективный способ транслировать 4 смежных дубли в 4 регистра YMM?

В фрагменте кода C ++, который выполняет что-то похожее (но не совсем) умножение матриц, я загружаю 4 смежных двойных числа в 4 регистра YMM следующим образом:

Логическое количество процессоров возвращает 16 вместо 4

У меня Intel Core i5-2450m (2 физических процессора и 4 логических процессора), и я хочу найти способ подсчета логических и физических ядер на процессорах AM...

Micro fusion and addressing modes

Я нашел что-то неожиданное (для меня), используяIntel® Architecture Code Analyzer (МАА).Следующая инструкция с использованием

Branch alignment for loops involving micro-coded instructions on Intel SnB-family CPUs

Это связано, но не так, как этот вопрос:Оптимизация производительности сборки x86-64 - выравнивание и прогноз ветвления и немного связан с моим предыдущим во...

Разница между инструкциями AVX vxorpd и vpxor

Можно ли построить «хорошую» хеш-функцию, используя CRC32C в качестве основы?