Resultados da pesquisa a pedido "cpu-architecture"
O contador de programas mantém o endereço atual ou o endereço da próxima instrução?
Sendo iniciante e aprendiz, estou aprendendo montagem e atualmente lendo o capítulo 3 do livro The C Companion, de Allen Hollub. Não consigo entender a descrição do contador de programa ou PC que ele descreve em uma máquina de demonstração ...
Entendendo o impacto do lfence em um loop com duas longas cadeias de dependência, para aumentar comprimentos
Eu estava brincando com o códigoesta resposta [https://stackoverflow.com/a/50496379/5801661], modificando-o levemente: BITS 64 GLOBAL _start SECTION .text _start: mov ecx, 1000000 .loop: ;T is a symbol defined with the CLI (-DT=...) TIMES T imul ...
O LFENCE está serializando nos processadores AMD?
Nos documentos recentes Intel ISA, olfence instrução foi definida comoserializando o fluxo de instruções (impedindo a execução fora de ordem). Em particular, odescrição [http://felixcloutier.com/x86/LFENCE.html]da instrução inclui esta ...
Por que a Intel mudou o mecanismo de previsão de ramificação estática ao longo desses anos?
Deaqui [https://groups.google.com/forum/#!topic/mechanical-sympathy/pMN6TbXwOUc] Eu sei que a Intel implementou vários mecanismos de previsão de ramificação estática nos últimos anos: 80486 idade: sempre não tomada Pentium4 age: Tomada para ...
Se eu não usar cercas, quanto tempo levaria um núcleo para ver as gravações de outro núcleo?
Eu tenho tentado pesquisar minha pergunta no Google, mas sinceramente não sei como afirmá-la sucintamente. Suponha que eu tenha dois threads em um sistema Intel com vários núcleos. Esses encadeamentos estão em execução no mesmo nó NUMA. Suponha ...
Uma barreira da memória atua tanto como marcador quanto como instrução?
Eu li coisas diferentes sobre como funciona uma barreira de memória. Por exemplo, o usuárioJohana resposta deessa ...
Qual é o benefício do protocolo de coerência de cache do MOESI sobre o MESI?
Fiquei imaginando quais benefícios o MOESI tem sobre o protocolo de coerência de cache MESI e qual protocolo é atualmente preferido nas arquiteturas modernas. Muitas vezes, os benefícios não se traduzem em implementação se os custos ...
Onde está localizado o buffer de combinação de gravação? x86
Como o buffer Write-Combine está fisicamente conectado? Eu vi diagramas de blocos ilustrando várias variantes: Entre L1 e controlador de memóriaEntre o buffer de armazenamento da CPU e o controlador de memóriaEntre AGUs da CPU e / ou unidades de ...
Execução fora de ordem x execução especulativa
Eu li a página da Wikipedia sobreexecução fora de ordem [https://en.wikipedia.org/wiki/Out-of-order_execution]eexecução especulativa [https://en.wikipedia.org/wiki/Speculative_execution]. O que deixo de entender são as semelhanças e diferenças. ...
O que acontece quando diferentes núcleos da CPU gravam no mesmo endereço de RAM sem sincronização?
Vamos supor que 2 núcleos estão tentando gravar valores diferentes no mesmo endereço de RAM (1 byte), no mesmo momento (mais-menos eta) e sem usar instruções intertravadas ou barreiras de memória. O que acontece nesse caso e qual valor será ...