Resultados da pesquisa a pedido "cpu-architecture"
O que é um retpoline e como ele funciona?
Para mitigar a divulgação de kernel ou memória de processo cruzado (oEspectro [https://spectreattack.com/spectre.pdf]ataque),$3Espectro4$ [https://lkml.org/lkml/2018/1/3/780], -mindirect-branch=thunk-extern introduzido agcc para realizar chamadas ...
O que marca especificamente uma linha de cache x86 como suja - qualquer gravação ou é necessária uma alteração explícita?
Esta pergunta éespecificamentedestinado a arquiteturas coerentes de cache x86-64 modernas - Compreendo que a resposta possa ser diferente em outras CPUs. Se eu gravar na memória, o protocolo MESI exige que a linha do cache seja lida primeiro no ...
É possível realizar alguns cálculos dentro da RAM?
Teoricamente, existe alguma maneira de realizar cálculos na RAM, usando instruções relacionadas à memória, comomove, clflush ou o que for, como umxor entre duas linhas adjacentes, por exemplo? Com meu conhecimento limitado sobre RAM e montagem, ...
O que acontece quando diferentes núcleos da CPU gravam no mesmo endereço de RAM sem sincronização?
Vamos supor que 2 núcleos estão tentando gravar valores diferentes no mesmo endereço de RAM (1 byte), no mesmo momento (mais-menos eta) e sem usar instruções intertravadas ou barreiras de memória. O que acontece nesse caso e qual valor será ...
O que acontece quando você usa um prefixo de substituição de memória, mas todos os operandos são registradores?
O que acontece quando você usa um prefixo de substituição de memória, mas todos os operandos são registradores? Então, digamos que você codifiquemov eax, ebx ouadd eax, ebxe o padrão é 32 bits, mas você usa uma substituição de 67 h. Como o ...
entrando no anel 0 no modo de usuário
Os sistemas operacionais mais modernos são executados no modo protegido. Agora é possível que os programas do usuário entrem no "anel 0" configurando diretamente os bits correspondentes em alguns registros de controle. Ou tem que passar por algum ...
qual é o melhor tamanho de cache de bloco maior ou menor?
Dado um tamanho de cache com capacidade e associatividade constantes, para um determinado código determinar a média dos elementos da matriz, seria preferível um cache com tamanho de bloco mais alto? [dos comentários] Examine o código fornecido ...
Qual é o objetivo das instruções de rotação (ROL, RCL no x86)?
Eu sempre me perguntei qual é o objetivo das instruções de rotação de algumas CPUs (ROL, RCL no x86, por exemplo). Que tipo de software utiliza essas instruções? Primeiro pensei que eles poderiam ser usados para códigos de hash de criptografia / ...
Execução fora de ordem x execução especulativa
Eu li a página da Wikipedia sobreexecução fora de ordem [https://en.wikipedia.org/wiki/Out-of-order_execution]eexecução especulativa [https://en.wikipedia.org/wiki/Speculative_execution]. O que deixo de entender são as semelhanças e diferenças. ...
Onde está localizado o buffer de combinação de gravação? x86
Como o buffer Write-Combine está fisicamente conectado? Eu vi diagramas de blocos ilustrando várias variantes: Entre L1 e controlador de memóriaEntre o buffer de armazenamento da CPU e o controlador de memóriaEntre AGUs da CPU e / ou unidades de ...