Resultados de la búsqueda a petición "cpu-architecture"
¿Es una barrera de memoria una instrucción que ejecuta la CPU, o es solo un marcador?
Estoy tratando de entender exactamente qué es una barrera de memoria. Según lo que sé hasta ahora, una barrera de memoria (por ejemplo:mfence) se utiliza para evitar el reordenamiento de instrucciones de antes a después y de después a antes de la ...
¿Cómo funciona realmente mtune?
Hay esta pregunta relacionada:CCG: ¿en qué se diferencia marzo de mtune? [https://stackoverflow.com/q/10559275/3258851] Sin embargo, las respuestas existentes no van mucho más allá del manual del CCG. A lo sumo, obtenemos: Si utiliza-mtune, el ...
¿Es posible realizar algunos cálculos dentro de la RAM?
Teóricamente, ¿hay alguna forma de realizar cálculos dentro de la RAM, utilizando instrucciones relacionadas con la memoria, comomove, clflush o lo que sea, como unxor entre dos filas adyacentes, por ejemplo? Con mi conocimiento limitado sobre ...
¿Qué sucede cuando usa un prefijo de anulación de memoria pero todos los operandos son registros?
¿Qué sucede cuando usa un prefijo de anulación de memoria pero todos los operandos son registros? Entonces, digamos que codificasmov eax, ebx oadd eax, ebxy el valor predeterminado es de 32 bits, pero utiliza una anulación de 67 h. ¿Cómo maneja ...
Cómo lidiar con el error del enlazador: error-no puede encontrar -lgcc
Este es mi archivo MAKE: task0 : main.o numbers.o add.o gcc -m32 -g -Wall -o task0 main.o numbers.o add.o main.o : main.c gcc -g -Wall -m32 -ansi -c -o main.c numbers.o : numbers.c gcc -g -Wall -m32 -ansi -c -o numbers.c add.o: add.s nasm -g -f ...
¿Había un modelo P4 con operaciones de doble bombeo de 64 bits?
Recuerdo que una de las características interesantes de la microarquitectura P4 inicial es que esALU de doble bombeo [http://www.realworldtech.com/forum/?threadid=2538&curpostid=2538]. Creo que Intel lo llamó algo así como elUnidad de Ejecución ...
Entrar en el anillo 0 desde el modo de usuario
La mayoría de los sistemas operativos modernos se ejecutan en modo protegido. Ahora es posible que los programas de usuario ingresen al "anillo 0" configurando directamente los bits correspondientes en algunos registros de control. ¿O tiene que ...
¿Cómo se implementa un caché LRU en una CPU?
Estoy estudiando para una entrevista y quiero refrescar mi memoria sobre el almacenamiento en caché. Si una CPU tiene un caché con una política de reemplazo de LRU, ¿cómo se implementa realmente en el chip? ¿Cada línea de caché almacenaría una ...
¿Qué sucede cuando diferentes núcleos de CPU escriben en la misma dirección RAM sin sincronización?
Supongamos que 2 núcleos están tratando de escribir valores diferentes en la misma dirección RAM (1 byte), en el mismo momento (más-menos eta), y sin usar instrucciones entrelazadas o barreras de memoria. ¿Qué sucede en este caso y qué valor se ...
Con instrucciones de longitud variable, ¿cómo sabe la computadora la longitud de la instrucción que se obtiene?
En arquitecturas donde no todas las instrucciones tienen la misma longitud, ¿cómo sabe la computadora cuánto leer para una instrucción? Por ejemplo, en Intel IA-32 algunas instrucciones son de 4 bytes, algunas son de 8 bytes, entonces, ¿cómo sabe ...