Os processadores de 32 bits da Intel, como o Pentium, possuem barramento de dados de 64 bits e, portanto, obtêm 8 bytes por acesso. Com base nisso, estou assumindo que os endereços físicos que esses processadores emitem no barramento de endereços são sempre múltiplos de 8.

Em primeiro lugar, esta conclusão é correta?

Em segundo lugar, se estiver correto, deve-se alinhar os membros da estrutura de dados em um limite de 8 bytes. Mas eu vi pessoas usando um alinhamento de 4 bytes em vez desses processadores.

Como eles podem ser justificados em fazê-lo?