Estou lendo "Entendendo o Kernel do Linux".

Paginação para arquiteturas de 64 bits

Como vimos nas seções anteriores, a paginação em dois níveis é comumente usada por microprocessadores de 32 bits. A paginação em dois níveis, no entanto, não é adequada para computadores que adotam uma arquitetura de 64 bits. Vamos usar um experimento mental para explicar o porquê:

Comece assumindo um tamanho de página padrão de 4 KB. Como 1 KB cobre um intervalo de 210 endereços, 4 KB abrange 212 endereços, então o campo Offset é de 12 bits. Isso deixa até 52 bits do endereço linear a serem distribuídos entre os campos Tabela e Diretório.Se agora decidirmos usar apenas 48 dos 64 bits para endereçamento (essa restrição nos deixa um confortável espaço de endereço de 256 TB!), os 48-12 = 36 bits restantes deverão ser divididos entre os campos Tabela e Diretório. Se agora decidirmos reservar 18 bits para cada um desses dois campos, o Diretório de páginas e as Tabelas de páginas de cada processo deverão incluir 218 entradas, ou seja, mais de 256.000 entradas.

"Se agora decidirmos usar apenas 48 dos 64 bits para endereçar". Por quê? & Por que apenas 48 bits? Por que não outro número?

Bem, sou apenas um usuário e programador regular de PC. É difícil acreditar para mim que o endereçamento de 32 bits, ou seja, 4 GB (2 GB / 3 GB para ser mais correto) de espaço de endereço por processo seja um limite. Se vocêsrealmente encontrou esse limite. Por favor me dê um exemplo.

Qual é esse limite para o Windows?

Eu sei que memória virtual! = Memória física e pinos de endereço do processador não têm nada a ver com memória virtual. Esta é uma questão completamente diferente. Como saber o número de pinos de endereço (= tamanho do barramento de endereços) para um processador.http://ark.intel.com As especificações de um processador não incluem esta especificação.

Responda:

VejoResposta de Paul Betts para uma resposta razoável para a 1ª pergunta.