Primeiro, direi que não sou especialista na área e minha pergunta pode conter mal-entendidos; nesse caso, ficarei feliz se você me corrigir e anexar recursos para que eu possa aprender mais detalhes.

Estou tentando descobrir como o barramento do sistema e como os vários dispositivos que aparecem em um dispositivo móvel (como chips de sensores, wifi / BT SoC, painel de toque etc.) são abordados pela CPU (e por outros MCUs).

No mundo dos PCs, temos o árbitro de barramento que direciona os comandos / dados para os dispositivos e, depois, os endereços estão conectados na placa (corrija-me se estiver errado). No entanto, no mundo móvel, não encontrei nenhuma evidência desse tipo de endereçamento; Eu descobri que o ARM padronizou oArquitetura avançada de barramento de microcontrolador, Não sei, porém, se esse padrão aplicado aos componentes (núcleos de CPU) que fica dentro do mesmo SoC (ou seja, Exynos, OMAP, Snapdragon etc.) ou também influencia as interfaces periféricas. Especificamente, estou perguntando qual componente é responsável pela alocação de endereços para dispositivos periféricos e endereços MMIO.

Uma pergunta mais básica seria se existe um gerenciamento de barramento na arquitetura do dispositivo móvel ou se existe algum tipo de topologia em "estrela" (onde a CPU é o centro).

Deessa questão Tenho a impressão de que esses dispositivos são considerados comodispositivos de plataforma, ou seja, dispositivos conectados diretamente à CPU e não através de um barramento. Ainda assim, minha pergunta é como o sistema operacional sabe como resolvê-los? Então outros tópicos,esta eesta sobre dispositivos / drivers de plataforma me deixou confuso ..