Criando uma matriz genérica cujos elementos têm largura crescente em VHDL
É possível criar uma matriz cujos elementos tenham largura crescente. Por exemplo, digamos que X é uma matriz que possui 10 elementos;
X (0) é std_logic_vector (3 até 0)
X (1) é std_logic_vector (4 até 0)
...
X (9) é std_logic_vector (12 até 0)