Resultados de la búsqueda a petición "memory-barriers"
¿`Xchg` abarca` mfence` suponiendo que no hay instrucciones no temporales?
Ya he vistoesta respuesta [https://stackoverflow.com/a/50279772/391161] yesta respuesta [https://stackoverflow.com/a/19099164/391161], pero ninguno parece claro y explícito sobre la equivalencia o no equivalencia demfence yxchg bajo el supuesto ...
¿Está LFENCE serializando en procesadores AMD?
n documentos recientes de Intel ISA, ellfencea instrucción @ se ha definido comoserializando el flujo de instrucciones (evitando la ejecución fuera de orden en él). En particular, ladescripció [http://felixcloutier.com/x86/LFENCE.html] de la ...
Si no uso cercas, ¿cuánto tiempo podría tomar un núcleo ver las escrituras de otro núcleo?
He intentado buscar en Google mi pregunta, pero sinceramente, no sé cómo formularla de manera sucinta. Suponga que tengo dos hilos en un sistema Intel multinúcleo. Estos subprocesos se ejecutan en el mismo nodo NUMA. Supongamos que el hilo 1 ...
¿Cómo las funciones de bloqueo y desbloqueo de mutex impiden el reordenamiento de la CPU?
or lo que sé, una llamada a función actúa como una barrera de compilación, pero no como una barrera de CPU. Estatutoria [http://preshing.com/20120913/acquire-and-release-semantics/] dice lo siguiente: @ adquirir un bloqueo implica adquirir ...
as instrucciones de DMB se pueden omitir de forma segura en ARM Cortex M4
stoy revisando el ensamblaje generado por GCC para un ARM Cortex M4, y noté queatomic_compare_exchange_weak obtiene dosDMB instrucciones insertadas alrededor de la condición (compiladas con GCC 4.9 usando-std=gnu11 -O2): // if ...
La barrera de la memoria actúa como marcador y como instrucción?
He leído diferentes cosas sobre cómo funciona una barrera de memoria. Por ejemplo, el usuario Johana respuesta de @ enesta ...
Cómo funciona std :: memory_order_seq_cst
Tomé el ejemplo sobre std :: memory_order_seq_cst de: http://en.cppreference.com/w/cpp/atomic/memory_order [http://en.cppreference.com/w/cpp/atomic/memory_order] #include <thread> #include <atomic> #include <cassert> std::atomic<bool> x ...
Adquirir / liberar semántica con 4 hilos
Actualmente estoy leyendo C ++ Concurrency in Action de Anthony Williams. Uno de sus listados muestra este código, y afirma que la afirmación de quez != 0 puede disparar #include <atomic> #include <thread> #include <assert.h> std::atomic<bool> ...
Análisis de la salida x86 generada por JIT en el contexto de volátiles
Estoy escribiendo esta publicación en relación conProfundo conocimiento de volátiles en Java [https://stackoverflow.com/questions/45133832/deep-understanding-of-volatile-in-java] public class Main { private int x; private volatile int g; public ...
¿Es posible que una tienda con memory_order_relaxed nunca llegue a otros hilos?
Supongamos que tengo un hiloAque escribe a unatomic_int x = 0;, utilizandox.store(1, std::memory_order_relaxed);. Sin ningún otro método de sincronización, ¿cuánto tiempo pasaría antes de que otros hilos puedan ...