ContributePreguntasPublicacionesEtiquetas
VIKEnut'
Iniciar sesiónRegistrarse

Es

РусскийDeutschPortuguês

Tema oscuro

Escribir
Iniciar sesiónRegistrarse

Tema oscuro

Es

РусскийDeutschPortuguês

¡Eres muy activo! ¡Es genial!

Regístrese para continuar usando todas las funciones de Techfeed

Registrarse

¿Ya estás registrado?SignInAction

Etiquetas Populares

winsocketsunsetviewswitcherfile-manipulationzend-db-tablewoocommercememory-mappingp4vosqaad-hoc-distributioncydianioscellular-networkglobalize3typedescriptorboost-rangepyxmlobjectquerypycudaviewpagerindicator

Preguntas relacionadas

5

Afirmar declaración en Verilog

3

Cómo inicializar contenidos de RAM de bloque inferido (BRAM) en Verilog

6

Verilog genera / genvar en un bloque siempre

2

Verilog, FPGA, uso de un registro unificado.

3

¿Cómo emular $ display usando Verilog Macros?

May 20, 2015, 06:07 PM
 
verilog

¿Cómo puedo instanciar un módulo dentro de una instrucción if en verilog?

if (btn[0] == 1)
    begin
        operaciones op(A,B,numop,C);
        display disp(C,led);
    end

Necesito crear una instancia dentro de esto si, ¿cómo puedo hacer eso?

Respuestas a la pregunta(2)

Su respuesta a la pregunta

Preguntas populares

0 la respuesta

Clasificación estable rápida para arreglos pequeños (bajo 32 o 64 elementos)

0 la respuesta

Pase o use la variable process.env del nodo a reactjs

0 la respuesta

Conducción de un tipo singleton a través de un brickwall

0 la respuesta

Descargar archivo de diálogo

0 la respuesta

Ejecutar código una vez al día

© 2020. Todos los derechos reservados
Hecho con amor 

Es

РусскийDeutschPortuguês