Suchergebnisse für Anfrage "x86"
LEA & MOV Anweisungsvergleich
Anweisung 1: LEA DX, MESSAGE ; Move the address of MESSAGE in register DXAnweisung 2: MOV DX, OFFSET MESSAGE ; Move the address of MESSAGE in register DX Fragen Sind die obigen Anweisungen gleich? Sie scheinen ähnlich zu funktionieren, aber ...
Dos Anweisung 3Bh zum Ändern des Arbeitsverzeichnisses
Ich habe kürzlich angefangen, x8086-Anweisungen zu lernen, und das Wissen über Anweisungen ist eher mangelhaft. Ich versuche, das aktuelle Arbeitsverzeichnis mit der DOS-Funktion 3Bh zu ändern und dann mit 39h einen Ordner mit dem Namen "test2" ...
Wie ordnen Assembler x86-Anweisungs-Mnemonics Anweisungen für Binärmaschinen zu?
Ich möchte einen x86-Assembler schreiben. Ich frage mich, was eine gute Möglichkeit ist, mnemonische Anweisungen für x86-Assemblys (mit einer Intel-ähnlichen Syntax) den entsprechenden binären Maschinencode-Anweisungen zuzuordnen.
x86 CMP Instruction Difference
Frag Was ist der (nicht triviale) Unterschied zwischen den folgenden beiden x86-Befehlen? 39 /r CMP r/m32,r32 Compare r32 with r/m32 3B /r CMP r32,r/m32 Compare r/m32 with r32Hintergrun Ich erstelle einen Java-Assembler, der von der ...
Gibt es ein wirklich funktionierendes Beispiel, das die Vorteile von ILP (Instruction-Level Parallelism) auf x86_64 zeigt?
Als bekannte CPU ist Pipeline, und es funktioniert am effizientesten, wenn die Befehlssequenz unabhängig voneinander ist - dies wird als ILP (Instruction-Level Parallelism) ...
Ist x86 CMPXCHG atomar, wenn ja, warum braucht es LOCK?
DasIntel documentation [http://www.intel.com/content/dam/www/public/us/en/documents/manuals/64-ia-32-architectures-software-developer-instruction-set-reference-manual-325383.pdf] sagt Diese Anweisung kann mit einem @ verwendet werdLOCK Präfix, ...
Mit Hyper Threading werden Threads eines physischen Kerns über welche Cache-Ebene L1 / L2 / L3 ausgetauscht?
rmöglicht das Hyper-Threading die Verwendung des L1-Cache, um die Daten zwischen den beiden Threads auszutauschen, die gleichzeitig auf einem einzigen physischen Kern, aber in zwei virtuellen Kernen ausgeführt werde Mit der Maßgabe, dass beide ...
Unerwartetes Verhalten mit Cross-Modifying-Code auf x86-64-CPUs reproduzieren
FragWas sind einige Ideen für die Änderung von Code, die ein unerwartetes Verhalten auf x86- oder x86-x64-Systemen auslösen können, bei denen im Code für die Änderung alles korrekt ausgeführt wird, mit Ausnahme der Ausführung ...
Kann ich den gdtr- und den gdt-Deskriptor unter gdb ausgeben?
I want to use gdb to see my GDTR/LDTR/TTR and segment registerinvisiable part (x86) also gebe ich in gdb "p / x $ gdtr" ein .... etc aber das Ergebnis ist "$ 6 = Wert kann nicht in eine Ganzzahl umgewandelt werden" und in gdb gebe ich "p / x $ ...
Wenn INVLPG ausgeführt werden soll oder nicht, gehe zu CR3, um die TLB-Leerung zu minimieren.
Prolo Ich bin ein Betriebssystem-Hobbyist und mein Kernel läuft auf 80486+ und unterstützt bereits virtuellen Speicher. Ab 80386 unterstützt die x86-Prozessorfamilie von Intel und verschiedene Klone davon den virtuellen Speicher mit Paging. Es ...