Suchergebnisse für Anfrage "tlb"
Ist der TLB zwischen mehreren Kernen geteilt?
Ich habe gehört, dass der TLB von der MMU und nicht vom CPU-Cache verwaltet wird. Ist dann ein TLB in der CPU vorhanden und wird von allen Prozessoren gemeinsam genutzt oder verfügt jeder Prozessor über einen eigenen TLB-Cache? Kann jemand ...
cache miss, ein TLB-Fehler und ein Seitenfehler
Kann mir jemand den Unterschied zwischen einem Cache-Fehler, einem TLB-Fehler und einem Seitenfehler klar erklären und wie wirken sich diese auf die effektive Speicherzugriffszeit aus?
Die physische oder virtuelle Adressierung wird in den Prozessoren x86 / x86_64 für die Zwischenspeicherung in L1, L2 und L3 verwendet.
Welche Adressierung wird in den Prozessoren x86 / x86_64 für die Zwischenspeicherung in L1, L2 und L3 (LLC) verwendet - physisch oder virtuell (unter Verwend...
Was ist TLB-Shootdown?
Was ist ein TLB-Shootdown in SMPs? Ich kann nicht viele Informationen zu diesem Konzept finden. Jedes gute Beispiel wäre sehr dankbar.
Was passiert nach einem L2-TLB-Fehler?
Ich habe Probleme zu verstehen, was passiert, wenn die ersten beiden Ebenen des Übersetzungs-Lookaside-Puffers zu Fehlern führen? Ich bin mir nicht sicher, ob "Page Walking" in speziellen Hardwareschaltungen auftritt oder ob die Seitentabellen ...
Unter welchen Umständen können große Seiten zu einer Beschleunigung führen?
Moderne x86-CPUs können größere Seitengrößen unterstützen als herkömmliche 4K-CPUs (dh 2 MB oder 4 MB), und es gibt Betriebssystemfunktionen Linux [http://sourceforge.net/projects/libhugetlbfs/], ...
Wie stellt die CPU eine Datenanforderung über TLBs und Caches?
Ich beobachte die letzten Intel-Mikroarchitekturen (Nehalem / SB / IB und Haswell). Ich versuche herauszufinden, was passiert (auf einer ziemlich vereinfachten Ebene), wenn eine Datenanfrage gestellt wird. Bisher habe ich diese grobe Idee: Die ...
Wenn INVLPG ausgeführt werden soll oder nicht, gehe zu CR3, um die TLB-Leerung zu minimieren.
Prolo Ich bin ein Betriebssystem-Hobbyist und mein Kernel läuft auf 80486+ und unterstützt bereits virtuellen Speicher. Ab 80386 unterstützt die x86-Prozessorfamilie von Intel und verschiedene Klone davon den virtuellen Speicher mit Paging. Es ...