Suchergebnisse für Anfrage "cpu-architecture"
Warum sind einige Haswell AVX-Latenzen von Intel dreimal langsamer als Sandy Bridge?
In der Intelintrinsics ...
Wie kann 32-Bit 4 GB adressieren, wenn 2 ^ 32 Bit = 4 Milliarden Bit, nicht Byte?
Wie wird aus 4 GB im Wesentlichen 4 GB? Wenn der Speicher Bytes adressiert, sollten die Möglichkeiten nicht 2 sein (32/8)?
FLOPS pro Zyklus für Sandbrücke und Haswell SSE2 / AVX / AVX2
Ich bin verwirrt darüber, wie viele Flops pro Zyklus und Kern mit Sandy-Bridge und Haswell gemacht werden können. Wie ich es mit SSE verstehe, sollte es 4 Fl...
Differenz zwischen physikalischer Adressierung und virtuellem Adressierungskonzept
Dies ist eine erneute Einreichung, da ich keine Antwort von superuser.com bekomme. Entschuldigen Sie das Missverständnis ch muss den Unterschied zwischen physischer Adressierung und virtuellem Adressierungskonzept in eingebetteten Systemen ...
Zugreifen auf und Aktualisieren des assoziativen 2-Wege-Cache mit demselben Tag und denselben Offset-Bits
ch bin verwirrt darüber, wie auf die Daten in einem 2-Wege-Assoziativ-Cache zugegriffen wir Zum Beispiel C = ABS C = 32KB A = 2 B = 32bits S = 256 offset = lg(B) = 5 index = lg(S) = 8 tag = 32 - offset - index = 19Sag ich habe ich habe die ...
Wie genau wird die Trefferquote eines direkt zugeordneten Caches gezählt?
Wir haben einen Cache mit 8 Frames bekommen und er ist direkt zugeordnet. Folgende Zugriffsfolge auf Hauptspeicherblöcke wurde eingehalten: 2 5 0 13 2 5 10 8 0 4 5 2Zählen Sie die Trefferquote dieses organisierten Caches. Lösung: ...
Verwendung der FMA-Anweisungen (Fused Multiply-Add) mit SSE / AVX
Ich habe gelernt, dass einige Intel / AMD-CPUs mit SSE / AVX simultan multiplizieren und addieren können:FLOPS pro Zyklus für Sandbrücke und Haswell SSE2 / A...
Unterschied zwischen Core und Prozessor?
Was ist der Unterschied zwischen einem Core und einem Prozessor?Ich habe es bereits bei Google gesucht, habe aber nur eine Multi-Core- und eine Multi-Prozess...