Результаты поиска по запросу "x86"
Физическая или виртуальная адресация используется в процессорах x86 / x86_64 для кэширования в L1, L2 и L3?
Какая адресация используется в процессорах x86 / x86_64 для кэширования в L1, L2 и L3 (LLC) - физическая или виртуальная (с использованием PT / PTE иTLB [http://en.wikipedia.org/wiki/Translation_Lookaside_Buffer]) и как-то делаетPAT (таблица ...
Я соответственно отредактировал
аюсь использовать инструкцию WBINV для Linux, чтобы очистить кэш L1 процессора. Следующая программа компилируется, но выдает ошибку сегментации, когда я пытаюсь ее запустить. int main() {asm ("wbinvd"); return 1;} Я использую gcc 4.4.3 и ...
Идея здесь состоит в том, чтобы загрузить операнды перед блокировкой EBX, а также избежать любой косвенной адресации при установке значения EBX для CMPXCHG8B. Я фиксирую жесткий регистр ESI для нижней половины операнда, потому что если бы я этого не сделал, GCC мог бы свободно использовать любой другой уже принятый регистр, если бы он мог доказать, что значение было равно. Регистр EDI сохраняется вручную, так как простое добавление его в закрытый список регистров дросселей GCC с «невозможными перезагрузками», вероятно, из-за высокого давления в регистре. PUSH / POP избегается при сохранении EDI, поскольку другие операнды могут быть адресованы ESP.
аюсь написать GCC Inline Asm для CMPXCHG8B для ia32. Нет я не могу использовать__sync_bool_compare_and_swap, Он должен работать с и без -FPIC. Пока лучшее, что у меня есть (РЕДАКТИРОВАТЬ: не работает в конце концов, см. мой собственный ответ ...
Почему GCC не использует LOAD (без ограждения) и STORE + SFENCE для последовательной согласованности?
Вот четыре подхода для создания последовательной согласованности в x86 / x86_64: НАГРУЗКА (без забора) и МАГАЗИН + ЗАЩИТАНАГРУЗКА (без забора) и LOCK XCHGMFENCE + ЗАГРУЗКА и МАГАЗИН (без забора)ЗАМОК XADD (0) и МАГАЗИН (без забора)Как написано ...
Я сделал это менее расплывчатым. Он по-прежнему радостно прыгает через многоуровневую абстракцию, но теперь использует две или три границы.
SUPER низкого уровня, как выглядит IF (), как он обрабатывается процессором x86?
Ответ только для ссылок.
аиболее эффективно изменить режим округления * для чисел с плавающей запятой IEEE 754? Переносная функция C была бы хороша, но решение, которое использует сборку x86, тоже подойдет. * Я имею в виду стандартные режимы округления до ближайшего, до ...
Другими словами; код для приобретения и освобождения мьютекса, как правило, даже не находится в одном месте - он состоит из двух частей, один из которых находится в пространстве пользователя, а другой - в ядре.
рке x86 есть префикс LOCK, который можно применить к инструкции, чтобы сделать ее атомарной. Это атомарность во всех ядрах? Какова обычная задержка? Для обычного мьютекса какая инструкция заблокирована? Благодарю. PS: меня учили, что в системах, ...
Вы не можете использовать «смещение» для локальных переменных, так как их адрес не фиксируется во время компиляции / сборки. Вы должны использовать LEA (Load Effective Address). За кулисами местные жители упоминаются как [ESP + xx] или [EBP + xx] :)
семблере, если мы используем mov eax, dword ptr[ebx]тогда это означает скопировать значение, указанное в ebx (ebx содержит значение адреса, а не фактическое значение, эта инструкция копирует фактическое значение в адресе)? Если мы ...
Что, если у нас нет x86 в списке выборки, у меня есть только "x64" и "Itanium"
я есть решение VS2010 с несколькими проектами. Эти проекты являются приложениями и библиотеками winforms. Теперь я ДОЛЖЕН поменять платформу для всех проектов на X86 с любого процессора, но я не могу этого сделать, в некоторых моих проектах он ...
слишком.
истрироваться ---> адрес памяти -> содержимое памяти адрес памяти -> содержимое памяти Является ли приведенная модель правильной ?? и, если это так, вы можете предложить, если я думаю, это правильно или нет? movl% eax,% ebx -> он перемещает ...