Результаты поиска по запросу "intel"
Почему переход от AT & T к синтаксису Intel делает этот учебный segfault с помощью GAS?
Я работаю над некоторыми из учебников по http://www.ibm.com/developerworks/linux/library/l-gas-nasm/index.html [http://www.ibm.com/developerworks/linux/library/l-gas-nasm/index.html] ознакомиться с x86 / x64. Этот учебный код компилируется и ...
Ошибка установки Intel HAXM - этот компьютер не поддерживает технологию виртуализации Intel (VT-x)
У меня проблема с моей установкой HAXM. Вот эта вещь. Я получал эту ошибку каждый раз, когда пытался установить HAXM для моего компьютера: Проблема в том, что мой компьютер поддерживает технологию виртуализации (см. Рис. Ниже). Есть идеи, как ...
#error «Набор инструкций SSE2 не включен» при включении <emmintrin.h>
Я пытаюсь скомпилировать код C ++ с помощью cmake и сделать так, чтобы он использовал<emmintrin.h> и получите следующую ошибку make: #error "SSE2 instruction set not enabled"У меня есть двухъядерный процессор Intel Celeron с системой Linux ...
Реальные примеры оптимизации через удаление веток
Согласно сIntel [http://software.intel.com/en-us/articles/avoiding-the-cost-of-branch-misprediction] Удаление ветвей является одним из наиболее эффективных способов оптимизации кода на C для использования в тесных циклах. Однако примеры на ...
Цикл сборки Intel x86 продолжается вечно
В настоящее время я изучаю сборку Intel x86 и столкнулся с проблемой, пытаясь создать простой цикл, который повторяется 10 раз. Он должен остановиться после 10 циклов, но он продолжается и продолжается вечно. Это код, который я ...
неопределенная ссылка на `WinMain @ 16 'collect2.exe: ошибка: ld вернул 1 состояние выхода
Я использую eclipse CDT для проверки инструкций Intel и ниже моя программа: #define cpuid(func,ax,bx,cx,dx)\ __asm__ __volatile__ ("cpuid":\ "=a" (ax), "=b" (bx), "=c" (cx), "=d" (dx) : "a" (func)); int Check_CPU_support_AES() { unsigned int ...
Стопочный буфер предсказания адреса возврата против сохраненного в стеке адреса возврата?
Читал «Микроархитектуру процессоров Intel, AMD и VIA» Агнера Фога, а на странице 34 он описывает «предсказание обратного адреса»:http://www.agner.org/optimiz...
Как процессор делает запрос данных через TLB и кэши?
Я наблюдаю последние несколько микроархитектур Intel (Nehalem / SB / IB и Haswell). Я пытаюсь понять, что происходит (на довольно упрощенном уровне), когда д...