Resultados da pesquisa a pedido "x86"
Por que EDX deve ser 0 antes de usar a instrução DIV? [duplicado
Esta pergunta já tem uma resposta aqui: Quando e por que assinamos estender e usar o cdq com mul / div? [/questions/36464879/when-and-why-do-we-sign-extend-and-use-cdq-with-mul-div] 1 resposta Notei quando o EDX contém algum valor padrão ...
instrução x86 que significa [duplicado]
Esta pergunta já tem uma resposta aqui: Qual é o significado de MOV (% r11,% r12,1),% edx? [/questions/2883850/what-is-the-meaning-of-mov-r11-r12-1-edx] 2 respostasComo "mov (% ebx,% eax, 4),% eax" funciona? ...
Por que precisamos do prefixo de bloqueio antes do CMPXCHG [duplicado]
Esta pergunta já tem uma resposta aqui: O x86 CMPXCHG é atômico, se sim, por que ele precisa de LOC [/questions/27837731/is-x86-cmpxchg-atomic-if-so-why-does-it-need-lock] 3 respostaspor que precisamos do prefixo de bloqueio antes do CMPXCHG ...
ponteiro da pilha de economia de falha na segmentação x86-64
Atualmente, estou acompanhandoeste tutorial [http://web.cecs.pdx.edu/~kstew2/cs533/project/assign1/], mas não sou aluno dessa escola. GDB me causa uma falha de segmentação emthread_start na linha movq %rsp, (%rdi) # save sp in old thread's tcb ...
latency vs throughput em intel intrinsics
Acho que tenho um entendimento decente da diferença entre latência e taxa de transferência, em geral. No entanto, as implicações da latência na taxa de transferência de instruções não são claras para o Intel Intrinsics, principalmente ao usar ...
Por que std :: fill (0) é mais lento que std :: fill (1)?
Eu observei em um sistema questd::fill em um grandestd::vector<int> foi significativamente e consistentemente mais lento ao definir um valor constante0 comparado a um valor constante1 ou um valor dinâmico: 5,8 GiB / s vs 7,5 GiB / s No ...
x86-64: carregamento de cache e instruções de despejo
ara a arquitetura x86-64, existe uma instrução que pode carregar dados em um determinado endereço de memória no cache? Da mesma forma, existe uma instrução que pode remover uma linha de cache, dado um endereço de memória correspondente a essa ...
or que a atribuição de número inteiro em uma variável atômica naturalmente alinhada em x8
Eu estive lendo issoartig [http://preshing.com/20130618/atomic-vs-non-atomic-operations/] sobre operações atômicas e menciona que a atribuição de números inteiros de 32 bits é atômica em x86, desde que a variável esteja naturalmente alinhad Por ...
Como acessar C struct / variáveis do inline asm?
Considere o seguinte código: int bn_div(bn_t *bn1, bn_t *bn2, bn_t *bnr) { uint32 q, m; /* Division Result */ uint32 i; /* Loop Counter */ uint32 j; /* Loop Counter */ /* Check Input */ if (bn1 == NULL) return(EFAULT); if (bn1->dat == NULL) ...
Desoptimização de um programa para o pipeline nas CPUs da família Intel Sandybridge
Estou atormentando meu cérebro há uma semana tentando concluir essa tarefa e espero que alguém aqui possa me levar ao caminho certo. Deixe-me começar com as instruções do instrutor: Sua tarefa é o oposto de nossa primeira tarefa de ...