Resultados da pesquisa a pedido "cpu-architecture"
O acesso à CPU é assimétrico à placa de rede
Quando temos 2 CPU em uma máquina, eles têm acesso simétrico às placas de rede (PCI)? Essencialmente, para um código de processamento de pacotes, processar 14M pacotes por segundo de uma placa de rede, isso importa em qual CPU é executada?
Todas as arquiteturas intel de 64 bits são compatíveis com as instruções SSSE3 / SSE4.1 / SSE4.2?
Eu pesquisei na web emanual do software intel [http://www.intel.com/Assets/ja_JP/PDF/manual/253665.pdf]. Mas não consigo confirmar se todas as arquiteturas Intel 64 suportam SSSE3 ou SSE4.1 ou SSE4.2 ou AVX etc. Para que eu possa usar as ...
Arquitetura de von neumann vs harvard
Por que a arquitetura de computadores baseada na arquitetura de von Neumann é preferida à arquitetura de Harvard, ao projetar computadores pessoais; enquanto a arquitetura de Harvard é usada para projetar sistemas de computadores baseados em ...
aumentar o acesso à memória de cache spsc_queue do lockfree
Eu preciso estar extremamente preocupado com a velocidade / latência no meu atual projeto multiencadeado. O acesso ao cache é algo que estou tentando entender melhor. E não estou claro como as filas sem bloqueio (como o boost :: lockfree :: ...
Como 32 bits endereçam 4 GB se 2 ^ 32 bits = 4 bilhões de bits e não bytes?
Essencialmente, como o 4Gb se transforma em 4 GB? Se a memória estiver endereçando bytes, as possibilidades não devem ser 2(32/8)?
Com instruções de comprimento variável, como o computador sabe o comprimento da instrução que está sendo buscada?
Em arquiteturas em que nem todas as instruções têm o mesmo comprimento, como o computador sabe quanto ler para uma instrução? Por exemplo, no Intel IA-32, algumas instruções são de 4 bytes, outras de 8 bytes; portanto, como ele sabe se deve ler 4 ...
Como um cache LRU é implementado em uma CPU?
Estou estudando para uma entrevista e quero atualizar minha memória no cache. Se uma CPU possui um cache com uma política de substituição de LRU, como isso é realmente implementado no chip? Cada linha de cache armazenaria uma marca de data e ...
O que são paralisação de ciclos paralisados e paralisação de ciclos paralisados no resultado 'perf stat'?
Alguém sabe qual é o significado defront-cycles-stalled eciclos paralisados em resultado estatístico perf? Pesquisei na internet, mas não encontrei a resposta. obrigado $ sudo perf stat ls Performance counter stats for 'ls': 0.602144 task-clock ...
Como lidar com o erro do vinculador: erro-não é possível encontrar -lgcc
este é o meu makefile: task0 : main.o numbers.o add.o gcc -m32 -g -Wall -o task0 main.o numbers.o add.o main.o : main.c gcc -g -Wall -m32 -ansi -c -o main.c numbers.o : numbers.c gcc -g -Wall -m32 -ansi -c -o numbers.c add.o: add.s nasm -g -f ...