Resultados da pesquisa a pedido "cpu-architecture"
Acesso e atualização do cache associativo bidirecional com a mesma tag e bits de deslocamento
Estou confuso sobre como os dados são acessados em um cache associativo bidirecional. Por exemplo, C = ABS C = 32KB A = 2 B = 32bits S = 256 offset = lg(B) = 5 index = lg(S) = 8 tag = 32 - offset - index = 19Digamos que possuo os seguintes ...
Quando dois endereços virtuais poderiam mapear para o mesmo endereço físico?
Uma questão de arquitetura de sistema operacional / computador aqui. Eu estava lendo sobre caches, sobre como virtualmente indexar o cache é uma opção para r...
Por que o alinhamento de instrução / dados existe?
Freqüentemente vejo informações sobre instruções arquitetônicas e os dados devem estar alinhados a limites de palavras, semínimas, etc. Embora não seja difíc...
Como estão programados exatamente o x86 uops?
As modernas CPUs x86 dividem o fluxo de instruções recebidas em micro-operações (uops1) e agende esses uopsfora de serviço [https://en.wikipedia.org/wiki/Out-of-order_execution]conforme suas entradas se tornam prontas. Embora a ideia básica seja ...
Como você genericamente detectaria a associatividade da linha de cache a partir do código do modo de usuário?
Estou montando um pequeno patch paraa ferramenta cachegrind / callgrind no valgrind que detectará automaticamente, usando código completamente genérico, inst...