ContributePerguntasPublicaçõesTags
VIKEnut'
EntrarInscreva-se

Pt

РусскийDeutschEspañol

Tema escuro

Write
EntrarInscreva-se

Tema escuro

Pt

РусскийDeutschEspañol

Você é muito ativo! É ótimo!

Registre-se para continuar usando todos os recursos do Techfeed

SignUpAction

Já possui uma conta?SignInAction

Tags populares

checkboxpreferencelong-linesssh.netsix-pythongit-danglingspecrunmultiple-sitestwitter-bootstrap-tooltipjpypeandroid-input-filteraccessoryroo-gemgoogle-cloud-printjdbtmpdrjavascala-quasiquotesplanar-graphelmsbt-plugin

Perguntas relacionadas

6

Verilog gera / genvar em um bloco sempre

5

Afirmar declaração em Verilog

2

Verilog, FPGA, uso de um registro unitializado

3

Como emular $ display usando Macros Verilog?

2

O que significa | variable no verilog?

May 20, 2015, 06:07 PM
 
verilog

Como instanciar um módulo dentro de uma instrução if no verilog?

if (btn[0] == 1)
    begin
        operaciones op(A,B,numop,C);
        display disp(C,led);
    end

Eu preciso instanciar isso dentro disso se, como posso fazer isso?

questionAnswers(2)

yourAnswerToTheQuestion

Perguntas populares

0 a resposta

Utilizando o Marcador de Sintaxe do emacs ou vim para programa de linha de comando?

0 a resposta

Como encontrar o primeiro elemento menor que um inteiro X em um vetor? (c ++)

0 a resposta

Estruturas de dados que podem mapear um intervalo de chaves para um valor

0 a resposta

Java suporta calendário juliano?

0 a resposta

Cadeia de processamento em arquivos em lotes do Windows: Como preencher valor com zeros à esquerda?

© 2020. Todos os direitos reservados
Feito com amor 

Pt

РусскийDeutschEspañol