Resultados de la búsqueda a petición "x86"
Implementación más rápida de la función exponencial usando AVX
Estoy buscando una aproximación eficiente (rápida) de la función exponencial que opera en elementos AVX (punto flotante de precisión simple). A saber -__m256 _mm256_exp_ps( __m256 x ) sin SVML. La precisión relativa debería ser algo así como ~ ...
¿Es posible usar instrucciones de 64 bits y 32 bits en el mismo ejecutable en Linux de 64 bits?
Una CPU de 64 bits (amd64) admite instrucciones de Intel de 32 bits en el modo de compatibilidad. Además, una instalación de Linux de 64 bits permite ejecutar ELF que contienen instrucciones de 32 bits si el encabezado ELF dice que es ...
Conjunto en línea GCC con operación de apilamiento
Necesito un código de ensamblaje en línea de este tipo: yo tengoun par(por lo tanto, está equilibrado) de la operación push / pop dentro del ensamblajeTambién tengo una variable en la memoria (por lo tanto, no registro) como entradaMe gusta ...
¿Qué sucede cuando diferentes núcleos de CPU escriben en la misma dirección RAM sin sincronización?
Supongamos que 2 núcleos están tratando de escribir valores diferentes en la misma dirección RAM (1 byte), en el mismo momento (más-menos eta), y sin usar instrucciones entrelazadas o barreras de memoria. ¿Qué sucede en este caso y qué valor se ...
l código generado del compilador @Tiny C emite NOP y JMP extra (¿innecesarios?)
Puede alguien explicar por qué este código: #include <stdio.h> int main() { return 0; } cuando se compila con tcc usandotcc code.c produce este asm: 00401000 |. 55 PUSH EBP 00401001 |. 89E5 MOV EBP,ESP 00401003 |. 81EC 00000000 SUB ESP,0 ...
Fiabilidad del perfil de tiempo de desmontaje del instrumento Xcode
He perfilado mi código usando el generador de perfiles de tiempo del Instrumento, y al acercarme al desmontaje, aquí hay un fragmento de sus resultados: [/imgs/dAzUD.png] No esperaría unmov instrucciones para tomar el 23.3% del tiempo ...
¿Cómo se pueden apagar los cachés de CPU L1, L2, L3 en chips modernos x86 / amd64?
Cada CPU moderna de alto rendimiento de la arquitectura x86 / x86_64 tiene cierta jerarquía de cachés de datos: L1, L2 y, a veces, L3 (y L4 en casos muy raros), y los datos cargados desde / a la RAM principal se almacenan en caché en algunos de ...
¿Cómo sabe la CPU qué rutina de servicio de interrupción ejecutar contra una interrupción de hardware?
Por ejemplo, si se presiona una tecla en un teclado, se genera una interrupción de hardware en la CPU, la CPU envía un acuse de recibo al controlador de interrupción. En la etapa del proceso de interrupción, ¿cómo sabe la CPU qué rutina de ...
¿Cómo puedo averiguar qué línea de caché toca una instrucción en un procesador Intel?
Lei el articulosobre el exploit Meltdown / Spectre [http://www.theregister.co.uk/2018/01/04/intel_amd_arm_cpu_vulnerability/]que permiten leer datos privilegiados del kernel utilizando errores de hardware en la CPU. Dice: El truco consiste en ...
¿Qué es un retpoline y cómo funciona?
Con el fin de mitigar la divulgación de memoria entre núcleos o procesos cruzados (elEspectro [https://spectreattack.com/spectre.pdf]ataque),$3Espectro4$ [https://lkml.org/lkml/2018/1/3/780], -mindirect-branch=thunk-extern introducido agcc para ...