Estoy usando Ubuntu Linux 14.04 LTS con Altera Quartus 15.0 web-edition y estoy teniendo dificultades para simular mi diseño debido a errores de licencia. Estoy diseñando un LCD_driver para elVEEK-MT's pantalla táctil LCD por terasic con elCiclón IV EP4CE115 por Altera

Honestamente, no tengo mucha experiencia con software de simulación comoModelo Sim-Altera pero sé cómo usar.vwf archivos y simular con ellos, también sé cómo usar el analizador lógico de señalización. Después de crear elprograma usinversity .vwf archivos, compilo el proyecto, presionoejecutar simulación funcional y obtengo una ventana con el siguiente contenido:

Determinar la ubicación del ejecutable ModelSim ...

Utilizando: /home/bdoronnb/Downloads/Quartus/15.0/ModelSim/modelsim_ase/bin

Para especificar un directorio ejecutable ModelSim, seleccione: Herramientas -> Opciones -> Opciones de herramientas EDA Nota: si tanto los ejecutables ModelSim-Altera como ModelSim están disponibles, se utilizará ModelSim-Altera.

**** Generando el ModelSim Testbench ****

quartus_eda --gen_testbench --check_outputs = on --tool = modelsim_oem --format = verilog --write_settings_files = off test5 -c test5 --vector_source = "/ path / to / Altera / projects / test / 5 / test5.vwf" --testbench_file = "/ ruta / a / Altera / projects / test / 5 / simulation / qsim / test5.vwf.vt"

Inconsistencia detectada por ld.so: dl-close.c: 762: _dl_close: ¡La aserción `map-> l_init_called 'falló! Información: ************************************************ ******************* Información: Running Quartus II 64-Bit EDA Netlist Writer Información: Versión 15.0.0 Build 145 22/04/2015 SJ Web Edition Información: Copyright ( C) Corporación Altera 1991-2015. Todos los derechos reservados. Información: Su uso de las herramientas de diseño de Altera Corporation, información de funciones lógicas: y otro software y herramientas, y su información lógica de socios de AMPP: funciones y cualquier archivo de salida de cualquiera de las informaciones anteriores: (incluidos los archivos de programación o simulación de dispositivos) cualquier información: la documentación o información asociada está expresamente sujeta a información: a los términos y condiciones de la información de la licencia del programa Altera: acuerdo de suscripción, el acuerdo de licencia de Altera Quartus II,
Información: el acuerdo de licencia de la función Altera MegaCore u otro
Información: acuerdo de licencia aplicable, que incluye, entre otros,
Información: que su uso es con el único propósito de programar la lógica
Información: dispositivos fabricados por Altera y vendidos por Altera o sus
Información: distribuidores autorizados. Por favor refiérase a la aplicable
Información: acuerdo para más detalles. Información: Procesamiento iniciado: dom 9 de agosto 22:18:46 2015 Información: Comando: quartus_eda --gen_testbench --check_outputs = on --tool = modelsim_oem --format = verilog --write_settings_files = off test5 -c test5 --vector_source = / ruta / a / Altera / projects / test / 5 / test5.vwf --testbench_file = / path / to / Altera / projects / test / 5 / simulation / qsim / test5.vwf.vtWarning (201007): No se puede encontrar el puerto "h_counter" en designWarning (201007): no se puede encontrar el puerto "h_counter [10]" en designWarning (201007): no se puede encontrar el puerto "h_counter [9]" en designWarning (201007): no se puede encontrar el puerto "h_counter [8] "en designWarning (201007): no se puede encontrar el puerto" h_counter [7] "en designWarning (201007): no se puede encontrar el puerto" h_counter [6] "en designWarning (201007): no se puede encontrar el puerto" h_counter [5] "en designWarning (201007): no se puede encontrar el puerto" h_counter [4] "en designWarning (201007): no se puede encontrar el puerto" h_counter [3] "en designWarning (201007): no se puede encontrar el puerto "h_counter [2]" en designWarning (201007): no se puede encontrar el puerto "h_counter [1]" en designWarning (201007): no se puede encontrar el puerto "h_co unter [0] "en designWarning (201007): no se puede encontrar el puerto" v_counter "en designWarning (201007): no se puede encontrar el puerto" v_counter [9] "en designWarning (201007): no se puede encontrar el puerto" v_counter [ 8] "en designWarning (201007): no se puede encontrar el puerto" v_counter [7] "en designWarning (201007): no se puede encontrar el puerto" v_counter [6] "en designWarning (201007): no se puede encontrar el puerto" v_counter [5] "en designWarning (201007): no se puede encontrar el puerto" v_counter [4] "en designWarning (201007): no se puede encontrar el puerto" v_counter [3] "en designWarning (201007): no se puede encontrar el puerto" v_counter [2] "en designWarning (201007): no se puede encontrar el puerto" v_counter [1] "en designWarning (201007): no se puede encontrar el puerto" v_counter [0] "en designWarning (201007): no se puede encontrar el puerto "HSD_s" en designWarning (201007): No se puede encontrar el puerto "VSD_s" en designInfo (201000): archivo de banco de pruebas Verilog generado /path/to/Altera/projects/test/5/simulation/qsim/test5.vwf.vt para simulationInfo: Quartus II 64-Bit EDA Netlist Writer fue exitoso. 0 errores, 25 advertencias Información: Memoria virtual máxima: 1088 megabytes Información: Procesamiento finalizado: dom 9 de agosto 22:18:47 2015 Información: Tiempo transcurrido: 00:00:01 Información: Tiempo total de CPU (en todos los procesadores): 00: 00:01 Completado con éxito.

Completado satisfactoriamente.

**** Generando la simulación funcional netlist ****

quartus_eda --write_settings_files = off --functional = on --flatten_buses = off --simulation --tool = modelsim_oem --format = verilog --output_directory = "/ path / to / Altera / projects / test / 5 / simulation / qsim / "prueba5 -c prueba5

Inconsistencia detectada por ld.so: dl-close.c: 762: _dl_close: ¡La aserción `map-> l_init_called 'falló! Información: ************************************************ ******************* Información: Running Quartus II 64-Bit EDA Netlist Writer Información: Versión 15.0.0 Build 145 22/04/2015 SJ Web Edition Información: Copyright ( C) Corporación Altera 1991-2015. Todos los derechos reservados. Información: Su uso de las herramientas de diseño de Altera Corporation, información de funciones lógicas: y otro software y herramientas, y su información lógica de socios de AMPP: funciones y cualquier archivo de salida de cualquiera de las informaciones anteriores: (incluidos los archivos de programación o simulación de dispositivos) cualquier información: la documentación o información asociada está expresamente sujeta a información: a los términos y condiciones de la información de la licencia del programa Altera: acuerdo de suscripción, el acuerdo de licencia de Altera Quartus II,
Información: el acuerdo de licencia de la función Altera MegaCore u otro
Información: acuerdo de licencia aplicable, que incluye, entre otros,
Información: que su uso es con el único propósito de programar la lógica
Información: dispositivos fabricados por Altera y vendidos por Altera o sus
Información: distribuidores autorizados. Por favor refiérase a la aplicable
Información: acuerdo para más detalles. Información: Procesamiento iniciado: dom 9 de agosto 22:18:53 2015 Información: Comando: quartus_eda --write_settings_files = off --functional = on --flatten_buses = off --simulation = on --tool = modelsim_oem --format = verilog - directorio_salida = / ruta / a / Altera / projects / test / 5 / simulation / qsim / test5 -c test5Info (204019): archivo generado test5.vo en la carpeta "/ ruta / a / Altera / projects / test / 5 / simulation / qsim // "para la herramienta de simulación EDA Información: Quartus II 64-Bit EDA Netlist Writer fue exitoso. 0 errores, 0 advertencias Información: Memoria virtual máxima: 1093 megabytes Información: Procesamiento finalizado: dom 9 de agosto 22:18:55 2015 Información: Tiempo transcurrido: 00:00:02 Información: Tiempo total de CPU (en todos los procesadores): 00: 00:01 Completado con éxito.

**** Generando el script ModelSim .do ****

/path/to/Altera/projects/test/5/simulation/qsim/test5.do generado.

Completado satisfactoriamente.

**** Ejecución de la simulación ModelSim ****

/home/bdoronnb/Downloads/Quartus/15.0/ModelSim/modelsim_ase/bin/vsim -c -do test5.do

/home/bdoronnb/Downloads/Quartus/15.0/ModelSim/modelsim_ase/bin/../linux/vish: error al cargar las bibliotecas compartidas: libXft.so.2: no se puede abrir el archivo de objeto compartido: No existe dicho archivo o directorio Error.

Cualquier ayuda es apreciada.