Was ist der Unterschied zwischen reg und wire in einem Verilog-Modul?
Was ist der Unterschied zwischen einer Ausrichtung und einem Draht? Wann sollen wir reg verwenden und wann sollen wir wire in einem Verilog-Modul verwenden. Mir ist auch mal aufgefallen, dass eine Ausgabe wieder als reg deklariert wird. ZB reg Q in einem D-Flip-Flop. Ich habe dies irgendwo gelesen - "Die Zielausgabe von prozeduralen Zuweisungsanweisungen muss vom Datentyp reg sein." Was sind Verfahrensanweisungen? Ich habe das gründlich gegoogelt, konnte aber keine eindeutige Erklärung finden.