x86 / x86-64 legt MTRR (Memory-Type-Range-Register) offen, das nützlich sein kann, um verschiedene Teile des physischen Adressraums für verschiedene Verwendungen (z. B. Cacheable, Unchangeable, Writecombining usw.) zu kennzeichnen.

Meine Frage ist, ob jemand weiß, wie diese Einschränkungen des physischen Adressraums, wie sie in den MTRRs definiert sind, in der Hardware erzwungen werden. Prüft die Hardware bei jedem Speicherzugriff, ob die physikalische Adresse in einen bestimmten Bereich fällt, bevor der Prozess entscheidet, ob der Cache nachgeschlagen oder der Schreibkombinationspuffer nachgeschlagen oder direkt an den Speichercontroller gesendet werden soll?

Vielen Dank